摘要：
verilog的文件流和项目流 1、写在前面 在学习FPGA时，一般都是从项目流入手的。从一个集成的开发环境创建一个工程。通过一个个组件的编写和设置来实现某个项目。这样的操作固然简单，对于设计者来说只需要关注需要修改的部分，而无需知道每个项目文件所对应的作用。这可以用于快速入门，但是不利于长期的结构 阅读全文
posted @ 2020-06-09 22:10 绿叶落秋风 阅读(343) 评论(0) 推荐(0) 编辑
生命漫长而又短暂，时间永恒而又瞬变。