摘要:
verilog之wire和reg 1、区别 wire为线,reg为寄存器。至少初期这两个名词的意思是这样的。wire在电路设计中指代的就是某个点的逻辑值,而reg则指代某个寄存器输出的逻辑值。这个理解可以覆盖大部分的使用。而不在这一范围内的就是使用always写组合逻辑。这时的reg具备的只有语法意 阅读全文
posted @ 2020-05-19 17:20 绿叶落秋风 阅读(3856) 评论(0) 推荐(0) 编辑
生命漫长而又短暂,时间永恒而又瞬变。
posted @ 2020-05-19 17:20 绿叶落秋风 阅读(3856) 评论(0) 推荐(0) 编辑