VIVADO原理图的基本作用
* 查看不同层次下的逻辑关系或者网表关系
* 检查逻辑设计是否可以通过数字电路实现
* 观察重要的信号的走向,分析可能的优化方向
VIVADO原理图几个基本概念
(1) net
线, 也就是连接不同部分的线,可以理解为电路中的导线
(2) cell
单元,执行特定功能的封装部分
(3) pin
引脚,一般指寄存器或者其他单元的连接处
(4)port
管脚,一般是芯片和外部连接的端口
(5)clock
时钟,指驱动寄存器时钟引脚的特殊线
上面五个构成了原理图的基本层次;
原理图一般从外到内包含:
port/net/pin/cell/
时钟独立连线
VIVAO原理图涉及的几个指令
get_ports
get_pins
get_nets
get_cells
get_clocks
获取指定的部分
-of_objects []
从某个部分获取
利用这条指令可以实现五个部分之间的跳转,实现原理图的问题追踪;
具体的操作需要在TCL中尝试
======== ======\\ ======= -
|| || \\ // \\ /-\
|| || || // // \\
|| || // || // \\
====== ======= || === ========
|| || || \\ // \\
|| || \\ || // \\
|| || \\ // // \\
|| || ======= // \\
作者:绿叶落秋风,专注FPGA技术分析和分享,转载请注明原文链接:https://www.cnblogs.com/electricdream/p/15869572.html,文中资源链接如下:
1. GITHUB开源仓库