2011年12月7日
摘要：
当逻辑门输出端是低电 平时，灌入逻辑门的电流称为灌电流，灌电流越大，输出端的低电平就越高。由三极管输出特性曲线也可以看出，灌电流越大，饱和压降越大，低电平越大。逻辑门 的低电平是有一定限制的，它有一个最大值UOLMAX。在逻辑门工作时，不允许超过这个数值，TTL逻辑门的规范规定UOLMAX ≤0.4～0.5V。当 逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流。拉电流越大，输出端的高电平就越低。这是因为输出级三极管是有内阻 的，内阻上的电压降会使输出电压下降。拉电流越大，高电平越低。逻辑门的高电平是有一定限制的，它有一个最小值UOHMIN。在逻辑门工作时，不允许 阅读全文
摘要：
关于驱动能力的基本问题我一直都不明白驱动是什么.一般的说驱动一个负载,我想只要你的电压达到了一个阈值,那么就可以驱动这个负载啊,为什么有时候又说驱动能力不够了? 为什么说一个没有输出缓冲的op是驱动不了小电阻和大电容负载的了?我直接在这个op后面接个大电容或者一个小电阻负载有什么影响了?当我用运放驱动一个 大的mos管的时候为什么要级连几个反向器了,我直接把运放的输出接在这个大mos管上面不行吗?-----------------------------------楼主这个问题提得好，我以我自己的理解来试图做个解答。首先，所谓的驱动能力，指的是输出电流的能力。比方说，某型单片机通用IO口在高电 阅读全文
摘要：
(一)上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平 （一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。同時管脚悬空就比较容易接受外界的电磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线 阅读全文
摘要：
在 PCB 图中放置汉字或图形的方法：A、文字——> 图片——> PCB 图——> 复制到自己作品中B、图片——> PCB 图——> 复制到自己作品中1、首先准备好“BMP”格式的图片，在图片中依靠颜色分辨图层，所以最好准备“单色黑白”图。在绘图软件中“另存为”按如下设置：得到“BMP 单色”图片2、使用“BMP2PCB”工具软件将图片转换成 阅读全文
摘要：
1、data区空间小,所以只有频繁用到或对运算速度要求很高的变量才放到data区内,比如for循环中的计数值。2、data区内最好放局部变量。因为局部变量的空间是可以覆盖的（某个函数的局部变量空间在退出该函数是就释放,由别的函数的局部变量覆盖）,可以提高内存利用率。当然静态局部变量除外,其内存使用方式与全局变量相同;3、确保你的程序中没有未调用的函数。在Keil C里遇到未调用函数,编译器就将其认为可能是中断函数。函数里用的局部变量的空间是不释放,也就是同全局变量一样处理。这一点Keil C做得很愚蠢,但也没办法。4、程序中遇到的逻辑标志变量可以定义到bdata中,可以大大降低内存占用空间。在 阅读全文
摘要：
转抄网上的一个帖子： 1.不要看到别人的回复，第一句话就说：给个代码吧！你应该想想为什么。当你自己想出来再参考别人的提示，你就知道自己和别人思路的差异。 2.初学者请不要看太多的书那会误人子弟的。先找一本好书系统的学习。很多人用了很久都是只对部分功能熟悉而已，不系统还是不够的。 3.看帮助。不要因为很难，而自己又是初学者所以就不看；帮助永远是最好的参考手册，虽然帮助的文字有时候很难看懂，或不够直观。 4.不要被一些专用词汇所迷惑；最根本的是先了解最基础知识。 5.不要放过任何一个看上去很简单的小问题--他们往往并不那么简单，或者可以引伸出很多知识点；不会举一反三你就永远学不会。 6... 阅读全文
摘要：
经过多天的尝试，终于整理修改出适用与WIN764位的usbasp驱动，这下可以给64位win7的电子爱好者带来福音了！安装包中包含已经带有数字证书的64位驱动，32位也可用哦，其中有我整理的简单说明，大家一看便知！驱动安装成功后，使用AVRflghter下载程序，将安装包中的libusb0.dll和libusb0.sys复制到AVR_fighter目录下覆盖原文件即可！网盘下载 阅读全文
摘要：
层数越多，就可以把线间距布得越大，使路径选择更容易，而且减少了串扰问题的风险。遗憾的是，多层印刷电路板的费用与层的数字和表面面积的乘积成正 比。使用层数越多，费用也就越高。 如果层数减少，必须使用更小的走线间距，那同样也将增加额外的费用。不仅如此，对于正好足够的走线间距，所冒的串扰风险太大。 决定一个板子需要的最少层数，靠的是经验和猜测相结合。问题的核心是：在一个确定大小的线路板上，使用M层，布通N个连接，估算所需要的走线间距，知道了走线间距，就能知道板子费用，而且同时可以给出串扰模型。走线间距由线路密度决定。关于线路密度，有个很有用的模型，称为RENT准则，是以推广它的IBM工程师的名字命名 阅读全文
摘要：
要成功，就马上准备有所付出吧！这就是每天你应该养成的习惯。 1、不说“不可能”； 2、凡事第一反应： 找方法，不找借口； 3、遇到挫折对自己说声：太好了，机会来了！ 4、不说消极的话，不落入消极的情绪，一旦发生立即正面处理； 5、凡事先订立目标； 6、行动前，预先做计划； 7、工作时间，每一分、每一秒做有利于生产的事情； 8、随时用零碎的时间做零碎的事情； 9、守时； 10、写点日记，不要太依靠记忆； 11、随时记录想到的灵感； 12、把重要的观念、方法写下来，随时提示自己； 13、走路比平时快30%，肢体语言健康有力，不懒散、萎靡； 1... 阅读全文
摘要：
一、如何将一个原理图中的一部分加到另一张原理图上？ 答：利用块拷贝。首先将要拷贝的原理图的那部分做成块，用其他文件名存储，然后调入目标原理图利用块读命令。 二、为何最后生成的制版图与原理图不相符，有一些网络没有连上？ 答：这种情况是很容易发生的，确实原理图上很明显是连上的，最后形成的制版图也与原理图生成的网络表对照过的，没有发现为连上的网络。这种问题出现在原理图上，原理图看上去是连上的，由于画线不符和规范，导致表中他们并未连上，下面是连线属于不规范的连线： c 超过元器件的断点连线； c 连线的两部分有重复； c 在原理图连线时，应尽量做到： 1 在元件端点处连线； 2 元器件连线尽量一线连通 阅读全文
摘要：
布线时我们往往需要对一些信号线做特别的走线处理，这样需要边布线边对照原理图，在protel99中那是一个很痛苦的事，在Altium Designer中这种情况将变很简单。 硬件要求，笔记本+外接显示器，或者具有双显示输出的台式机 + 双显示器。 设置步骤： 1、在显卡属性中把windows桌面扩展到第二显示器上。如果你的笔记本有显示器管理程序那就更方便。 2、打开Altium Designer。把PCB或者原理图标签拖动到第二显示器释放鼠标。 双屏显示后情形 双屏显示实拍 阅读全文
摘要：
一、准备工作 新建一个DDB文件,再新建相关的原理图文件, 并做好相关准备设计PCB的准备工作，这个相信想画四层板的朋友都会, 不用我多讲了。二、新建文件 新建一个PCB文件, 在KeepOutLayer层画出PCB的外框, 如下图，用过Protel的朋友们应该都会。 三、设置板层 在PCB界面中点击主菜单Design 再点击Layer Stack Manager 如图： 点击后弹出下面的层管理器对话框, 因为在Protel中默认是双面板，所以，我们看到的布线层只有两层。 现在我们来添加层，先单击左边的TopLayer, 再单击层管理器右上角的Add Plane按钮，添加内电... 阅读全文
摘要：
在设计多层PCB电路板之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC） 的要求来确定所采用的电路板结构，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的 信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。本节将介绍多层PCB板 层叠结构的相关内容。 11.1.1 层数的选择和叠加原则 确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否是... 阅读全文
摘要：
11.2.1 元器件布局的一般原则 设计人员在电路板布局过程中需要遵循的一般原则如下。 （1）元器件最好单面放置。如果需要双面放置元器件，在底层（Bottom Layer）放置插针式元器件，就有可能造成电路板不易安放，也不利于焊接，所以在底层（Bottom Layer）最好只放置贴片元器件，类似常见的计算机显卡PCB板上的元器件布置方法。单面放置时只需在电路板的一个面上做丝印层，便于降低成本。 （2）合理安排接口元器件的位置和方向。一般来说，作为电路板和外界（电源、信号线）连接的连接器元器件，通常布置在电路板的边缘，如串口和并口。如果放 置在电路板的中央，显然不利于接线，也有可能因... 阅读全文
摘要：
中间层，就是在PCB板顶层和底层之间的层，其结构参见图11-1，读者可以参考图中的标注进行 理解。那中间层在制作过程中是如何实现的呢？简单地说多层板就是将多个单层板和双层板压制而成，中间层就是原先单层板和双层板的顶层或底层。在PCB板的 制作过程中，首先需要在一块基底材料（一般采用合成树脂材料）的两面敷上铜膜，然后通过光绘等工艺将图纸中的导线连接关系转换到印制板的板材上（对图纸中 的印制导线、焊盘和过孔覆膜加以保护，防止这些部分的铜膜在接下来的腐蚀工艺中被腐蚀），再通过化学腐蚀的方式（以FeCl3或H2O2为主要成分的腐蚀 液）将没有覆膜保护部分的铜膜腐蚀掉，最后完成钻孔，印制丝印层等后期处理 阅读全文
摘要：
多层板相对于普通双层板和单层板的一个非常重要的优势就是信号线和电源可以分布在不同的板层上， 提高信号的隔离程度和抗干扰性能。内电层为一铜膜层，该铜膜被分割为几个相互隔离的区域，每个区域的铜膜通过过孔与特定的电源或地线相连，从而简化电源和 地网络的走线，同时可以有效减小电源内阻。 11.4.1 内电层设计相关设置 内电层通常为整片铜膜，与该铜膜具有相同网络名称的焊盘在通过内电层的时候系统会自动将其与铜膜连接起来。焊盘/过孔与内电层的连接形式以及铜膜和其他不 属于该网络的焊盘的安全间距都可以在Power Plane Clearance选项中设置。选择【Design】/【Rules…】命令，... 阅读全文
摘要：
在本章及前面几章的介绍中，我们已经强调了一些关于PCB设计所需要遵循的原则，在这里我们将这些原则做一汇总，以供读者在设计时参考，也可以作为设计完成后检查时参考的依据。 1．PCB元器件库的要求 （1）PCB板上所使用的元器件的封装必须正确，包括元器件引脚的大小尺寸、引脚的间距、引脚的编号、边框的大小和方向表示等。 （2）极性元器件（电解电容、二极管、三极管等）正负极或引脚编号应该在PCB元器件库中和PCB板上标出。 （3）PCB库中元器件的引脚编号和原理图元器件的引脚编号应当一致，例如在前面章节中介绍了二极管PCB库元器件中的引脚编号和原理图库中引脚编号不一致的问题。 （4）需要使用散热... 阅读全文
摘要：
PROTEL99的电性图层分为两种，打开一个PCB设计文档按，快捷键L，出现图层设置窗口。左边的一种（SIGNAL LAYER)为正片层，包括TOP LAYER、BOTTOM LAYER和MIDLAYER，中间的一种(INTERNAL PLANES)为负片层，即INTERNAL LAYER。这两种图层有着完全不同的性质和使用方法。正片层一般用于走纯线路，包括外层 和内层线路。负片层则多用来做地层和电源层。因为在多层板中的地层和电源层一般都是用整片的铜皮来作为线路（或做为几个较大块的分割区域），如果用 MIDLAYER即正片层来做的画则必须用铺铜的方式来实现，这样将使整个设计数据量非常大，不利于 阅读全文
摘要：
作为电子工程师，在产品的开发调试过程中，难免会遇到形形色色的问题。有些问题也常常让我们吃不下饭睡不好觉，那种感觉叫纠缠不清（谁要咱是个负责任的工 程师）。但是随着经验的积累，我们在面对每一个疑难杂症的时候，脑子却越发的清醒，也能够更加从容的面对它们。可不是，傻瓜才会在做梦的时候再遇见0和1 这两位帅哥美女呢。 特权同学是个喜欢总结、擅于积累的人，好记性不如烂笔头，在解决各种问题后总是要用笔或键盘记录一些东西。不得不承认，人脑的容量是有限的，很多时候我们 是记着这个忘了那个。甚至于特权同学也常常回头翻看过去的博文，查找新问题可能的蛛丝马迹。对于开发调试过程中的一些雕虫小技不是本文的重点，这... 阅读全文
摘要：
# uname -a # 查看内核/操作系统/CPU信息 # head -n 1 /etc/issue # 查看操作系统版本 # cat /proc/cpuinfo # 查看CPU信息 # hostname # 查看计算机名 # lspci -tv # 列出所有PCI设备 # lsusb -tv # 列出所有USB设备 # lsmod # 列出加载的内核模块# env # 查看环境变量资源# free -m # 查看内存使用量和交换区使用量 # df -h # 查看各分区使用情况 # du -sh <目录名> # 查看指定目录的大小 # grep MemTotal /proc/me 阅读全文
