摘要：
可选的输入时钟频率：可选的波特率可选的字长可选的数据位可选的停止位可选的校验方式FIFO控制方式LOOPBACK控制 阅读全文
摘要：
分频数锁存寄存器（URDLM和URDLL） URRBR, URTHR和URDLL 共享同一个地址。当URLCR寄存器的DLAB位为1时，所有对该共享地址的访问均访问的是URDLL；当URLCR寄存器的DLAB位为0时，对该共享地址的读操作将访问的是URRBR（receiver buffer register），对该共享地址的写操作访问的将是URTHR（transmitter holding register）。 URIER和URDLM共享同一个地址。当URLCR寄存器的DLAB位为1时，所有对该共享地址的访问均访问的是URDLM；当URLCR寄存器的DLAB位为0时，所有对该共享地址的访问均访 阅读全文
摘要：
Reset UART有两种方法：UART Reset。往电源和仿真控制寄存器(power and emulation control register，URPECR)的UART reset 位(URST)写入0。这一操作将重置UART的状态机（UART state machine），但是不会影响UART的寄存器。DSP Reset。将DSP的RESET#管脚拉低，整个DSP都将reset，并且在RESET#管脚升高之前一直保持在reset的状态上。作为DSP的一部分，UART的状态机也将RESET，并且UART的寄存器将会恢复到默认的初始状态。UART寄存器和TX信号的默认值如下：备注：UAR 阅读全文
摘要：
UART支持非侵入性的仿真访问（non-intrusive emulator access），即仿真器可以访问UART但是不能改变UART任何寄存器的值。仿真控制寄存器emulation control register (URPECR)仿真控制寄存器的FREE位决定了在仿真环境下，UART如何对仿真操作进行相应。如果FREE位为0，并且UART正在进行数据传输，则UART将会在一个字传输完毕后停止；如果FREE位为0，并且UART没有在传输数据，则UART马上停止；如果FREE位为1，则UART不会停止。分频数锁存寄存器（URDLM和URDLL） URRBR, URTHR和URDLL 共享同 阅读全文
摘要：
UART的时钟发生器概念示意图：DSP的时钟发生器接收一个外部的时钟源信号，并且产生一个可以使用编程来定义的UART输入时钟。（可定义的UART输入时钟有20MHz、40MHz、60MHz、80MHz、100MHz、120MHz、140MHz）UART拥有一个可编程的波特率发生器，该发生器将一个输入时钟除以一个1~2^16-1之间的数（该数成为分频数，即divisor）用以产生一个波特时钟（baud clock，BCLK）。波特时钟（baud clock）是波特率的16倍，即是说，没接收或发送一个bit时，该数据维持16个波特时钟周期（Baud clock cycle，BCLK cycle）。 阅读全文
