2017年4月18日

走进JEDEC,解读DDR(上)

摘要: DDR设计完成之后 ,对信号质量并没有一个完全确定的概念,需要我们通过仿真和测试的手段去判断和验证。而此时,往往我们拿到的就是一个波形,测试波形或者仿真波形,该如何去判断其信号质量,参照的标准又是怎样的,就是我们需要去考虑的重点。 阅读全文

posted @ 2017-04-18 14:45 edadoc 阅读(4442) 评论(0) 推荐(0) 编辑

2017年4月1日

DDRx的关键技术介绍(下)

摘要: 作者:一博科技 今天要介绍的是DDR3和DDR4最关键的一些技术,write leveling以及DBI功能。 Write leveling功能与Fly_by拓扑 Write leveling功能和Fly_by拓扑密不可分。Fly_by拓扑主要应用于时钟、地址、命令和控制信号,该拓扑可以有效的减少s 阅读全文

posted @ 2017-04-01 16:02 edadoc 阅读(1846) 评论(0) 推荐(0) 编辑

2017年3月20日

“围殴”电源开篇

摘要: 高速先生平台好几次的“民意”调查,电源话题的呼声都是高居榜首。顺应大家的要求,电源话题也就正式开篇了。有人说,上周不是已经发了一篇“电流充放电”的文章了吗?呵呵,顺序上的一点点小失误,权当电源系列的暖场吧。对我自己来说,这一年的工作有点小小的困惑,好像用于交流的时间多过用于技术研究的时间。当然,交流 阅读全文

posted @ 2017-03-20 14:28 edadoc 阅读(439) 评论(0) 推荐(0) 编辑

2017年3月1日

DDRx的关键技术介绍(中)

摘要: 作者:一博科技 在DDRx里面经常会被一些缩写误扰,如OCD、OCT和ODT,我想有同样困扰的大有人在,今天还是继续上一篇的关键技术来介绍一下大家的这些困扰吧。 片外驱动调校OCD(Off-Chip Driver) OCD是在DDR-II开始加入的新功能,而且这个功能是可选的,有的资料上面又叫离线驱 阅读全文

posted @ 2017-03-01 18:11 edadoc 阅读(1294) 评论(0) 推荐(0) 编辑

2017年2月10日

差分时钟、DQS与DQM - DDRx的关键技术介绍(上)

摘要: 在上一篇的问题里面问到了DDRX相对于前一代来说的关键技术突破在哪里,虽然没有人回答得完全正确,但这个也是很正常的,因为通过几句话要想说清楚也确实是不容易的,所以还是通过文章来把这些关键技术再给大家介绍一下。 阅读全文

posted @ 2017-02-10 16:46 edadoc 阅读(14432) 评论(0) 推荐(0) 编辑

2017年1月11日

DDR的前世与今生(二)

摘要: SDRAM与DDR SDRAM SDRAM是比较久远的事情了,但我们一说到它肯定不会和DDR混淆,我们通常理解的SDRAM其实是SDR SDRAM,为SDRAM的第一代,而DDR1则为第二代,乃至到我们现在使用的DDR4,其实为第五代SDRAM,在此需要澄清一下。以示区别,后续文章里面用SDR来特指 阅读全文

posted @ 2017-01-11 16:35 edadoc 阅读(909) 评论(0) 推荐(0) 编辑

2017年1月6日

DDR的前世与今生(一)

摘要: 作者:一博科技 DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来,严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR。说到这里,很多人可能会问SDRAM、DRAM、SRAM或者RAM、ROM到底 阅读全文

posted @ 2017-01-06 14:47 edadoc 阅读(1102) 评论(0) 推荐(1) 编辑

2016年12月28日

层叠设计与串扰控制

摘要: 作者:一博科技 1、 层叠设计与同层串扰 很多时候,串扰超标的根源就来自于层叠设计。也就是我们第一篇文章说的设计上先天不足,后面纠正起来会比较困难。讲到层叠对串扰的影响,这里有另一张图片,和上文提到的参考平面的图片一脉相承。我们能看到,层间距离H是影响串扰的关键因素。当D=3H的时候,不考虑K的话, 阅读全文

posted @ 2016-12-28 17:17 edadoc 阅读(875) 评论(0) 推荐(0) 编辑

2016年12月21日

层叠设计流程及信号回流与参考平面

摘要: 1、 层叠设计流程 层叠设计的大致流程如下: 布线层数的评估及电源层数的评估,都会在下一篇文章详细介绍。在这篇文章,本来是想先来讲讲信号回流以及参考平面问题的。但是翻了一下之前的文章,发现已经讨论过了,所以本文做一下链接指引(毕竟高速先生公众号每天都有很多新朋友加入),然后再扩展开来延伸一些内容。 阅读全文

posted @ 2016-12-21 18:28 edadoc 阅读(913) 评论(0) 推荐(0) 编辑

2016年12月14日

布线层数规划

摘要: 凡事豫则立,不豫则废。言前定则不跲,事前定则不困,行前定则不疚,道前定则不穷,有规划的人生,总是让人感觉比较稳妥。自然,有规划的PCB设计,也是更让人信服,layout工程师也可以少走弯路。pcb设计就像一个建高楼大厦的过程,布线层数规划就是其中的设计图纸,规划好了,布线就自然而然可以水到渠成了。PCB板的层数一般不会事先确定好,会由工程师综合板子情况给出规划,总层数由信号层数加上电源地的层数构成。 阅读全文

posted @ 2016-12-14 18:56 edadoc 阅读(614) 评论(0) 推荐(0) 编辑

导航