2021年7月2日
Xilinx 7 Series DDR3 存储接口学习
摘要： 目录： 一、环境说明 二、配置DDR3 IP核 备注：参考博文DDR3（1）：IP核调取 - 咸鱼FPGA - 博客园 (cnblogs.com) 一、环境说明 软件：VIVADO 2018.3 硬件：ARTIX-7 前提：新建工程 二、配置DDR3 IP核 打开IP核：<IP Catalog> → 阅读全文
posted @ 2021-07-02 14:47 伊可的博客 阅读(1462) 评论(0) 推荐(0) 编辑