会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
dzw9
博客园
首页
新随笔
联系
管理
订阅
2023年4月18日
Makefile脚本 VCS+Verdi仿真流程
摘要: 1. vcs常用命令 编译及仿真 VCS先将verilog/systemverilog文件转化为C文件,在linux下编译链接生成可执行文件,在linux下运行simv即可得到仿真结果。 命令 说明 -R 自动执行编译后的可执行文件.simv +v2k 支持verilog 2001语法 -f *.f
阅读全文
posted @ 2023-04-18 20:03 dzw9
阅读(895)
评论(0)
推荐(0)
编辑