会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
dy-stairmed
博客园
首页
新随笔
联系
订阅
管理
随笔 - 13
文章 - 0
评论 - 2
阅读 -
2415
2024年11月22日
从0搭建一个FIFO模块-02(系统架构)
摘要: 一、异步FIFO需要注意的问题 所谓异步FIFO,指的是写时钟与读时钟可以不同步,读时钟可以比写时钟快,反之亦然。思考一下,这样会直接地造成两个问题: 1. 读满或者写满 由于异步FIFO的基本存储单元是双端口RAM,因此读写速率不一致,就会造成读满或者写满的问题。 2. 跨时钟域的同步 为了判断读
阅读全文
posted @ 2024-11-22 11:34 羊的第七章
阅读(166)
评论(0)
推荐(0)
编辑
公告
昵称:
羊的第七章
园龄:
4个月
粉丝:
5
关注:
0
+加关注
<
2025年2月
>
日
一
二
三
四
五
六
26
27
28
29
30
31
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
8
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
合集
FPGA开发(4)
FPGA-从0设计你的FIFO(1)
随笔档案
2025年2月(1)
2025年1月(2)
2024年11月(6)
2024年10月(4)
阅读排行榜
1. 浅谈AXI协议及搭建自己的AXI IP核-01(协议解读)(421)
2. 门控时钟-无毛刺的时钟切换(335)
3. 一文讲透 FPGA CDC 多bit跨时钟域同步-hand-shanking机制(335)
4. FPGA时序约束基础(230)
5. 从0搭建一个FIFO模块-01(基础知识)(220)
评论排行榜
1. 浅谈AXI协议及搭建自己的AXI IP核-01(协议解读)(1)
2. Verilog代码规范(1)
推荐排行榜
1. Lattice、Xilinx FPGA reg初始化赋值问题(2)
2. 浅谈AXI协议及搭建自己的AXI IP核-01(协议解读)(1)
3. 一文讲透 FPGA CDC 多bit跨时钟域同步-hand-shanking机制(1)
4. Verilog代码规范(1)
最新评论
1. Re:浅谈AXI协议及搭建自己的AXI IP核-01(协议解读)
有心了
--树上掉下一只鱼
2. Re:Verilog代码规范
学到了!!写得太清楚了!谢谢大佬!
--树上掉下一只鱼
点击右上角即可分享