摘要：
Design partion Design partion常用于“增益变量（QIC）”，通过Design Partition对子模块进行“逻辑分区”，在Design Partition Window中最关键的一个设定是Netlist Type，它有四个可选值——Source File，Post-S... 阅读全文
摘要：
Fanout即扇出，模块直接调用的下级模块的个数，如果这个数值过大的话，在FPGA直接表现为net delay较大，不利于时序收敛。因此，在写代码时应尽量避免高扇出的情况。但是，在某些特殊情况下，受到整体结构设计的需要或者无法修改代码的限制，则需要通过其它优化手段解决高扇出带来的问题。以下就介绍... 阅读全文
摘要：
扇入、扇出系数扇入系数是指门电路允许的输入端数目。一般门电路的扇入系数为1—5，最多不超过8。扇出系数是指一个门的输出端所驱动同类型门的个数，或称负载能力。一般门电路的扇出系数为8，驱动器的扇出系数可达25。扇出系数体现了门电路的负载能力。灌电流、拉电流当逻辑门输出端是低电平时，灌入逻辑门的电流称为... 阅读全文
摘要：
表1.收集命令命令说明all_clocks返回设计中所有时钟的收集。all_inputs返回设计中输入端口的收集。all_outputs返回设计中所有寄存器的收集。get_cells返回设计中单元的收集。收集中的所有单元名称与规定的模式匹配。可以采用通配符来同时选择多个单元。get_clocks返回... 阅读全文
摘要：
Tasks界面使用Tasks界面可以访问常用命令，例如生成网表建立报告等。两个常用命令位于Tasks界面中：打开工程和编写SDC文件。其他命令在下面的文件夹中：Netlist SetupReportsMacros注释 : Tasks 界面中的每一命令都有等价的工具命令语言 (Tcl) 命令，命令运行... 阅读全文