XIAO张万里

摘要： 空也是一种存在. ——《三体》 文件： $UVM_HOME/src/base/uvm_misc.svh virtual class uvm_void; endclass 在静寂的空宇里，一种神奇的物质形成并诞生了。它立刻便静止了，独自守候着，毫无动静，然而又处于永恒的运动之中。它是所有UVM cla 阅读全文

摘要： 1 What is Chisel? Chisel（Constructing Hardware In a Scala Embedded Language）是一种嵌入在高级编程语言Scala的硬件构建语言。 Chisel是由伯克利大学发布的一种开源硬件构建语言，建立在Scala语言之上，是Scala特定 阅读全文

摘要： 1 What is IP-XACT? IP-XACT is an XML format that defines and describes electronic components and their designs. IP-XACT was created by the SPIRIT Cons 阅读全文

摘要： SystemC是一种基于C++语言的用于系统设计的计算机语言，是用C++编写的一组库和宏。它是为了提高电子系统设计效率而逐渐发展起来的产物。IEEE于2005年12月批准了IEEE1666-2005标准。 通常，系统由软件部分和硬件部分组成，系统的一部分功能由软件实现，而另一部分功能则由硬件实现。早期的系统比较简单，系统工程师将准备设计的系统划分为软件部分和硬件部分... 阅读全文

摘要： 在现代IC设计流程中，当设计人员根据设计规格说明书完成RTL代码之后，验证人员开始验证这些代码(通常称其为DUT，Design Under Test)。验证工作主要保证从设计规格说明书到RTL转变的正确性，它包括但不限于以下几点： DUT的行为表现是否与设计规格说明书中的要求一致 DUT是否实现了设计规格说明书中的所有功能 DUT对于异常状况的反应是否与设计规格说明书中的一致 DUT是否... 阅读全文

摘要： 估计面试的时候都会让大家解释一下建立时间和保持时间，几乎所有人都能背出来。建立时间（setup time）：时钟的有效沿到来之前数据必须提前稳定的时间。保持时间（hold time）：时钟有效沿到来之后数据必须继续保持稳定的时间。 我们知道，整个ASIC设计流程主要两个目的：功能和性能。 除了要保证设计的功能，另外一个就是要保证性能。性能通俗的讲，主要是看电路跑得多快，也就是时钟频率有多高。保证性... 阅读全文

摘要： 最近，清华紫光，武汉新芯在存储芯片领域动作频频，让大家把目光投向了以前被忽略的存储芯片。长期以来，在CPU，GPU，基带等“先进”芯片聚光灯的掩盖之下，存储芯片一直处在默默无闻地步，不过，任何一个涉及到数字IC的产品，小到银行卡，大到服务器，都不可能离存储芯片而存在，因为一代宗师冯诺依曼曾指出现代计算机控制的核心，是指令和数据两部分，而指令和数据并不是存在空中楼阁的，必须存储在相关存储芯片中。今天... 阅读全文

摘要： 1 什么是后仿真？ 后仿真也成为时序仿真，门级仿真，在芯片布局布线后将时序文件SDF反标到网标文件上，针对带有时序信息的网标仿真称为后仿真。 2 后仿真是用来干嘛的？ 检查电路中的timing violation和 test fail，一般都是已知的问题。一般后仿真花销2周左右的时间。 网标仿真的目的是检查RTL仿真和综合后的一致性（logic Equivalence check），由于网标仿... 阅读全文

摘要： 验证是确保设计和预定的设计期望一致的过程，设计期望通常是通过设计规范来定义的。对于芯片设计，在不同的阶段可以分为：寄存器传输级（RTL）的功能验证、门级的仿真验证、形式验证以及时序验证。我们通常所说的验证一般是指RTL验证。 验证工作根据设计规范进行，详细的设计规范是RTL编码的依据，也是验证工作的依据。当验证过程发现被测设计（DUT）的响应与验证平台（Testb... 阅读全文

摘要： 标准延迟格式（英语：Standard Delay Format, SDF）是电气电子工程师学会关于集成电路设计中时序描述的标准表达格式。在整个设计流程中，标准延迟格式有着重要的应用，例如静态时序分析和后仿真。SDF在设计中的作用： SDF in the design process Back-Annotation of Timing Data for Design Analysis(STA too... 阅读全文