（转）让你彻底理解：静态时序分析
摘要：
估计面试的时候都会让大家解释一下建立时间和保持时间，几乎所有人都能背出来。建立时间（setup time）：时钟的有效沿到来之前数据必须提前稳定的时间。保持时间（hold time）：时钟有效沿到来之后数据必须继续保持稳定的时间。 我们知道，整个ASIC设计流程主要两个目的：功能和性能。 除了要保证设计的功能，另外一个就是要保证性能。性能通俗的讲，主要是看电路跑得多快，也就是时钟频率有多高。保证性... 阅读全文
posted @ 2016-08-18 07:14 dpc525 阅读(4094) 评论(0) 推荐(0) 编辑
