SystemVerilog的历史
摘要：
随着软件的功能需求越来越复杂，C语言不足以解决现有的问题，于是C++被发明了；C++的指针漫天飞，对内存的处理过于复杂，于是Java被发明了；芯片的功能不断地扩大，Verilog不足以应对日益复杂的芯片设计和验证，于是SystemVerilog被发明了。 SystemVerilog结合了来自 Verilog、VHDL、C++的概念，还有验证平台语言（OpenVera和e... 阅读全文
posted @ 2016-04-24 21:43 dpc525 阅读(1341) 评论(0) 推荐(0) 编辑
