摘要：
在《MiZ702学习笔记7——尝试自制带总线IP》，我曾提到了AXI4-Lite的简单用法，驱动了下流水灯，只涉及到了写总线。今天，我想利用之前的VGA模块，将AXI4-Lite的读写都应用上。这篇文章主要是思想的介绍，以及AXI4-Lite读的方法。一些细节请先阅读《MiZ702学习笔记7——尝试... 阅读全文
摘要：
还记得《MiZ702学习笔记（番外篇）——纯PL VGA驱动》这篇文章中，用verilog写了一个VGA驱动。我们今天要介绍的就是将这个工程打包成一个普通的IP，目的是为后面的一篇文章做个铺垫。 打包成一个普通的IP的目的，可以直接将这个IP粘贴到Block文件中。（和用文本实例化是一个意思）。应为我们调用zynq的核的时候一般是用Block的形式，为了zynq和我们的VGA模块更方便的组织起来... 阅读全文