摘要：
一、前言 FIFO (First-In-First-Out) 是一种先进先出的数据交互方式，在数字ASIC设计中常常被使用。FIFO按工作时钟域的不同又可以分为：同步FIFO和异步FIFO。 同步FIFO的写时钟和读时钟为同一个时钟，FIFO内部所有逻辑都是同步逻辑，常常用于交互数据缓冲。异步FIF 阅读全文
摘要：
一、前言 本人使用IRUN仿真并通过调用$fsdbDumpfile函数生成波形时，IRUN无法识别$fsdbDumpfile函数。先总结解决方法如下，供大家参考。 二、问题 1. 在TestBeach中，调用以下函数生成fsdb波形文件； 2. IRUN运行时出现如下错误：$fsdbDumpfile 阅读全文
摘要：
一、前言 上一篇文章中已经描述了简单的脉冲同步器，它可以实现简单应用场景下的同步功能，同时也存在不少应用限制或缺陷，例如： （1） 对src_clk域dst_clk关系较为敏感，当src_clk与dst_clk时钟频率差别很大时可能不适应； （2） 由于没有完整的握手机制，当多个src_pulse之 阅读全文
摘要：
1. 前言 本文介绍Verdi工具的安装及破解过程。基于以下环境： 1. CentOS6.5 (32位), 运行于VMWare虚拟机中； 2. Verdi2014.03 3. 和谐工具运行于Win7 64bit。 4. scl11.4 2. 准备 1. 下载Verdi3-2014.03安装文件；（注 阅读全文
摘要：
一、前言 在数字芯片设计中常常涉及不同的工作时钟域，在异步时钟域间控制交互、数据交互又涉及异步电路设计。良好、健壮的异步电路设计可提高系统的稳定性、可靠性、健壮性。本博文介绍异步电路中的脉冲同步设计方法。 二、应用 在设计开发过程中，经常会有如下的应用： 时钟域A的脉冲信号需同步到时钟B中使用，其中 阅读全文
摘要：
# .bashrc # Source global definitions if [ -f /etc/bashrc ]; then . /etc/bashrc fi # User specific aliases and functions ################################################# # Alias Setting # Normal ... 阅读全文