Zynq 开发流程

1. 开发工具

　　PL —> Vivado

　　PS（操作系统移植）—> PetaLinux
　　PS（应用 App 开发）—> Xilinx SDK

 

2. 开发步骤

• 系统架构师确定硬件-软件分区方案，即确定系统哪些部分放入 PL（可编程逻辑）中进行硬件加速，哪些部分在 PS（处理器系统）中用软件实现；
• 硬件工程师处理被分配到硬件中的功能，并将它们转换或设计成 IP 核（Verilog / VHDL，也可用 Vivado HLS 实现 C/C++ 高层次综合）；
• 利用 Vivado IP Integrator 创建整个嵌入式系统的模块化设计，包括开发需要的数据移动工具（AXI-DMA、AXI Memory Master、AXI-FIFO 等），以及连接 PL IP 与 PS 的 AXI 接口（GP、HP 和 ACP），之后将此项目导入到 SDK 中；
• 软件工程师使用 SDK 开发 PS 中 ARM 处理器的驱动程序和应用。

 

3. Vivado

　　Vivado 是基于 IP 的设计，称为 blockdesign（BD），调用已有的 IP，用户自己编写的逻辑模块也封装成 IP，然后在模块 blcok 中连线。

　　逻辑开发完毕，再转到 SDK，SDK 会根据 Vivado 的硬件设计设置调用相应的内部驱动代码。（PL部分相当于 ARM 的总线 AXI 等挂的外设）