摘要：
HPC Option， Enable GPU Analysisi option，Ram limit 90% HFSS 3D Layout 过孔仿真 焊盘只有和线连在一起才会显示。 $全局变量 反焊盘大一些，不同层焊盘大小相等，阻抗更加连续 翻译 搜索 复制 阅读全文
摘要：
删除，复制，移动： Edit->delete->prev，然后框选 栅格间距： Setting->unit,选取公英制和分辨率，左上角n:n是可选的栅格大小 修改焊盘大小： Q：查看焊盘大小 A：建新DCode Edit->change DCode 翻译 搜索 复制 阅读全文
摘要：
PAD9.5导出txt AD导入pads txt AD保存advance Schmatic ascii,每页都单独保存 orcad 导入pads，逐页导入 翻译 搜索 复制 阅读全文
摘要：
HFSS 端口大小设置： HFSS端口和激励(官方说明) - 百度文库 (baidu.com) P15针在0.5pitch下，GS结构相比GSG更接近50Ω，但是在某些频点会有明显的反射，该频点插损比较大。 从TDR上看，阻抗呈正弦形状变化，有些奇怪。 空气盒子只增加了2mm，试了一下将空气盒子扩大 阅读全文
摘要：
多层pcb，背地共面波导微带线： 建模时如下结构：Top+diel1+diel2+diel3+diel4+diel5,参考层都应该在diel内部，否则会出现如下报错： [warning] Port refinement, process hf3d: All absorbing boundary co 阅读全文
摘要：
apply_metrology_model: 目标和背景灰度差别很小，但目标大概位置确定，需要确定目标位置的圆或者矩形； ball:圆形或矩形和图像其他部分相比为特殊图样 阅读全文
摘要：
FPGA产生PLL LED子module，显示FPGA在运行 USB控制子module，USB时钟输入，状态输入，总线输出，USBFIFO地址总线，数据双向总线。 USB状态机，Flaga有效时，转为读状态，flaga为0，转为stop状态 Flagb有效，且FIFO为空时，转为写状态。 否则时ID 阅读全文
摘要：
SFDR比信噪比大15dB，怎么跟应用联系起来，分别决定了啥？ 阅读全文
摘要：
Ref大电容10uF，X5R或钽电容，不建议NPO 参考信号的驱动(高能输出基准源，或者运放)，低阻抗，大SlowRate，小建立时间；: ADA4841-1, AD8021, ADA4899-1, AD8099，ADA4941-1 ，ADA4896-2 Ref layout离管脚越近越好，阻抗要小 阅读全文