摘要: FPGA产生PLL LED子module,显示FPGA在运行 USB控制子module,USB时钟输入,状态输入,总线输出,USBFIFO地址总线,数据双向总线。 USB状态机,Flaga有效时,转为读状态,flaga为0,转为stop状态 Flagb有效,且FIFO为空时,转为写状态。 否则时ID 阅读全文
posted @ 2020-06-24 11:43 得一寸 阅读(293) 评论(0) 推荐(0) 编辑