文章分类 - 技术
摘要：适用于 modelsim 的 makefile，以及自动化初始化 modelsim 仿真环境的 perl 脚本
阅读全文
摘要：vim 导入文件并且打印到当前文件中的命令是 ```vim :r ``` 我们可以把模板提前放到 home 目录下，并通过这个命令导入 比如，可以把 testbench 读写文件的内容放到 ~/.vhdl/.f ```vhdl use ieee.std_logic_textio.all; use s
阅读全文
摘要：use `hread` to replace `read`. The data format in file should be like this `1F6C` (case-insensitive).
阅读全文
摘要：## 1. 使用 sim 指令启动仿真 有一个方法是使用 tcl 的 proc 创建类似 alias 的效果。 ```tcl proc sim {} { launch_simulation -install_path \ C:/Programs/modeltech64_10.6d/win64 } `
阅读全文
摘要：### postfix in perl #### //i : case insensitive ```perl #!/usr/bin/perl use warnings; $_ = 'This is a wilma line'; if (/WiLMa/i) { print "match\n"; }
阅读全文
摘要：## 1. Motivation 对于一个复杂的设计，导出子模块的输出结果不是一件容易的事，通常我们采用以下的方式： 1. 把子模块的输出接入到最外层的 testbench，并且加入数据导出的程序； 2. 在子模块设计文件中加入数据导出的程序，但是这种写法是极其不规范的。 在单次仿真开始后，如果想要
阅读全文
摘要：## 1. 问题的出现 当我尝试把一个std_logic_vector通过conv_integer函数转换为integer类型  ```sh q #
阅读全文
摘要：vim-airline for vscode vim plugin
阅读全文
摘要：1. error: src refspec main does not match any C: 本地没有README文件，Github要求必须有README文件。 S: 添加README文件，可以没有扩展名，也可以是README.md touch README.md C: 本地分支与远端分支名字不
阅读全文
摘要：deploy synopsys EDA product in WSL for windows
阅读全文
摘要：Modelsim的安装教程以及Modelsim+Vivado联合仿真教程
阅读全文