随笔分类 -  做点工程

数字设计（三）：谈谈设计验证的成本
摘要：zhihu-title: 数字设计（三）：谈谈设计验证成本 zhihu-topics: - IC - 数字验证 zhihu-link: https://zhuanlan.zhihu.com/p/1983236204800542210 zhihu-created-at: 2025-12-13 18:0 阅读全文
posted @ 2025-12-13 18:06 DevilXXL 阅读(103) 评论(0) 推荐(0)
数字设计（二）：Channel-Driven 降低模块耦合设计复杂度
摘要：zhihu-title: Channel-Driven 降低模块耦合设计复杂度 zhihu-topics: - IC zhihu-link: https://zhuanlan.zhihu.com/p/1957439527766460225 zhihu-created-at: 2025-10-03 1 阅读全文
posted @ 2025-10-03 13:38 DevilXXL 阅读(71) 评论(0) 推荐(0)
学术流片复盘（二）：idea、流片到点亮
摘要：zhihu-title: 学术流片复盘（二）：idea、流片到点亮 zhihu-topics: - IC tags: - zhihu zhihu-link: https://zhuanlan.zhihu.com/p/1947393221677282583 zhihu-created-at: 2025 阅读全文
posted @ 2025-09-05 18:19 DevilXXL 阅读(217) 评论(0) 推荐(0)
学术流片复盘（一）：第一次流片复盘
摘要：在四月的尾巴终于把第一次流片交出去了。许多前辈曾告诫我流片如何困难，而想要请教却很难得到统一的回答。经过这一轮流片切身怯魅，积攒了一些浅薄的流片 know how 经验分享。 流片要见实物，而想要让数百万千万至数亿晶体管老老实实守本分工作并不是那么轻松。从算法到编译器到RTL到网表到GDS到电路板， 阅读全文
posted @ 2025-05-05 21:21 DevilXXL 阅读(264) 评论(2) 推荐(0)
数字设计（一）：难以分工的RTL设计
摘要：RTL 设计工程中遇到一种怪象：虽然可用的人手很多，但很难将任务拆分分配下去，导致人力出现紧张。将原因归因于下： RTL 代码可读性差 抛一个仓库让成员从源码中理解难度颇高。往往需要配合辅助的文档以及频繁对接，这极大分散顶层开发架构师的精力； 控制模块耦合性强 组合逻辑比如计算单元易于解耦，控制逻辑 阅读全文
posted @ 2025-02-14 15:27 DevilXXL 阅读(179) 评论(0) 推荐(0)
形式验证和符号推理
摘要：符号推理，简单调研一下 符号 vs 模拟 形式验证和 UVM 验证方法（Functional Verification）本质出发点是不同的，一个基于符号逻辑推理，另一个基于模拟器。 比如有组合电路 A 和组合电路 B，要验证他们逻辑功能一致，即真值表一致。 ⚠️以下内容有猜测部分，待调研工具具体实现 阅读全文
posted @ 2024-11-16 22:41 DevilXXL 阅读(96) 评论(0) 推荐(0)
初识 Triton
摘要：❗️此坑还没填完，等到后面用到 triton 再补充 既生 CUDA， 何生 triton CUDA 编程昂贵上手门槛促使 triton 的诞生[1]。 语法福利 相比 CUDA C++ like 的设计风格，triton 使用 python。语法回避 C++ 模板编程和指针；环境集成比起 Pyto 阅读全文
posted @ 2024-07-26 16:52 DevilXXL 阅读(964) 评论(0) 推荐(0)
Chisel 项目环境配置
摘要：以 [1] 参考, Chisel 版本 6.0。Chisel 使用 mill 或 sbt 作为项目构建工具，我们这里使用 mill 为例 版本 mill 工具构建时对版本有强依赖关系，版本号不一致就会自动下载，创建环境需要检查 Chisel / Scala / Mill 的版本，mill 构建工具更 阅读全文
posted @ 2024-05-09 22:35 DevilXXL 阅读(724) 评论(0) 推荐(0)
Chisel 再回首
摘要：强烈推荐 《香山源代码剖析》作为入门 Chisel 的教材 —— 2024 / 10 / 12 一年多前接触 Chisel 望 Scala 晦涩不堪的语法而却步。这一年多 Chisel 经过几次大版本更新，特别是切换后端后[1]生成 HDL 代码可读性提升一大截；更有小道消息最新 VCS 新增支持 阅读全文
posted @ 2024-04-26 22:47 DevilXXL 阅读(1049) 评论(0) 推荐(0)
SoC | Rocket SoC 圣地巡游
摘要：❗️此坑还没填完 最近 Chisel 改用 CIRCT 的 firtool 作为 FIRRTL 的编译后端，不仅生成 Verilog 可读性上升一大截，速度也快上不少[1]。据说新版本 VCS 也支持 Chisel 了。UC Berkey 技能树点得真是猛 来圣地巡游学习一下著名的 RocketCh 阅读全文
posted @ 2024-04-23 21:11 DevilXXL 阅读(490) 评论(0) 推荐(0)
渲染 | Gaussian Splatting 源码解析
摘要：❗️此坑还没填完 TODO: GS 组成 point cloud render flow optimize 仓库结构 仓库由 C++/CUDA 和 Python 组成，CUDA 包括 diff-rasterization ，Python 包括 optimize 。CUDA 部分依赖 glm ，只用了 阅读全文
posted @ 2024-04-23 16:47 DevilXXL 阅读(1226) 评论(0) 推荐(0)
ML Sys | Apache TVM 添加新 backend
摘要：硬件决定上限，软件实现上限。即使是顶尖的硬件也需要匹配优秀的软件栈才能发挥最大功效。如今 Machine Learning Compiler 主要有 Apache TVM 和 MLIR(Multi Level IR) 两种范式。让我们来研究一下 TVM 如何支持新的 backend。 Apache 阅读全文
posted @ 2024-04-20 11:17 DevilXXL 阅读(344) 评论(0) 推荐(0)