摘要：
先对化简合并后的状态编码，再写出对应的状态转换表，再将现态和输出拆成三个卡诺图，卡诺图化简得到状态方程和输出方程。 但由电路连接直接能得到的方程为驱动方程和输出方程，状态方程写不出来，需要先确定触发器类型再将驱动方程带入特性方程得到的 将无效态的下一个状态变到初态，这样可以改良无法自启动的电路。 阅读全文
摘要：
两个点之间的连接，一个作为我的译码，一个作为置数，之间的有效循坏中包含的个数就是我们的进制。 上升沿触发了进位 而加反向器可以使高位片变成下降沿触发，即低位片由九回到零时才触发高位片计数，解决计数逢九加十的异常 因为数到9进位就给1了，所以会变成19 异步,所以需要一个暂态29来过渡，所以29的时候 阅读全文
摘要：
tpd为什么变大 不是只经过一个ff吗 增大的参考基准应该以clk的下降沿吧：都是以clk0为基准的，后边会不断叠加，所以位数越多，延时越长 减法：为0翻转 全译码 红色是你改成6进制产生的无效台 绿色是人家本身制造的时候用十六进制改出来的十进制产生的无效台 阅读全文
摘要：
阅读全文
摘要：
把上图移位寄存器中的D触发器换为JK触发器：（只需要JK的置零和置1，不需要JK的保持和取反） 前级jk触发器的输出直接给后级，后级输出的还是原来的，至于第一级，j接数据，k接反相器接数据。 结论：换成其他的RS、JK的边沿触发器都可以做移位寄存器 只读边沿的话，中的级就不存在反向的问题了，因为在主 阅读全文
摘要：
优点：规模小 缺点：慢 只有状态方程跟时间有关。前两种全是组合。 同步时序电路：由于采用同一个clk,同一时间翻转，对于CMOS而言，静态功耗小，动态功耗特别大（尖峰电路大），还有散热问题。 输出方程和驱动方程是组合电路，没有时间概念。 状态转换表表头现态Q做输入，次态Q*和Y做输出。本电路只用到了 阅读全文
摘要：
数据端和触发端之间的配合关系，这个配合关系就叫建立时间和保持时间。 建立时间：在触发信号到达之前，数据信号就建立 保持时间：触发信号到达之后，为了保证我的数据能稳定的写到后面去，数据还能坚持一段时间。 数据信号早点来，晚点走。确保数据信号可以稳定的写到Q和Q反 真值表每一行之间跳转要一个Tpd 输入 阅读全文