PL端DDR4的MIG IP核配置及example design分析（个人记录）
摘要：第一种配置方法如下。按最高2666MHz配置，这边输入的参考时钟看个人板卡情况，我这边输入是200MHz。 第二种配置方法如下。按2400MHz配置（需要换芯片型号），这边输入的参考时钟看个人板卡情况，我这边输入是200MHz。 这边是输入时钟设置及输出时钟设置。我这边输入是差分时钟，且不需要再要其
阅读全文
AXI4-Stream Data FIFO(2.0)
摘要：模块背景描述: 数据来自于4个1G采样率，分辨率14bit的ADC，由于缓存需要时间，所以利用AXI4-Stream Data FIFO IP核完善数据流的传输过程，由于并非实时传输，有触发信号触发缓存，故fifo深度为4096，只存储4000个数据，数据位宽为64。 该随笔中FIFO深度为32，位
阅读全文
AXI4-Stream Data FIFO（2.0）
摘要：IP核具体设置如下,数据宽度64bit，深度32，启用了包传输。 打开Example Design 三个IP核和两个AXI读写模块。 clk_wiz_0是mmcm IP核，提供工作时钟，proc_sys_reset_0是系统复位 IP核，提供复位信号，axis_data_fifo是本次的仿真IP 核
阅读全文
