会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
David学习记录
博客园
首页
新随笔
联系
管理
订阅
2019年7月18日
sva 基础语法
摘要: 断言assertion被放在verilog设计中,方便在仿真时查看异常情况。当异常出现时,断言会报警。一般在数字电路设计中都要加入断言,断言占整个设计的比例应不少于30%。以下是断言的语法: 1. SVA的插入位置:在一个.v文件中: module ABC (); rtl 代码 SVA断言 endm
阅读全文
posted @ 2019-07-18 16:05 DavidWei0504
阅读(2109)
评论(0)
推荐(0)
编辑
公告