摘要：
rt 阅读全文
摘要：
用quartus的MegaWizard工具生成一个乘法器multiplier，会在工程目录下产生multiplier.qip （可选）multiplier_bb.v （可选）multiplier.v文件。Multiplier.v 文件的内容// megafunction wizard: %LPM_MULT%// GENERATION: STANDARD// VERSION: WM1.0// MODULE: lpm_mult// ============================================================// File Name: multiplier 阅读全文
摘要：
1.分别安装modelsim和debussy软件。2.拷贝文件C:\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll 到目录C:\modeltech_6.5e\win32 （这里的目录位自定义安装目录，实际以你的安装目录为准）3.取消 C:\modeltech_6.5e\modelsim.ini 的只读属性。 修改Veriuser = novas.dll 阅读全文
摘要：
1.显示文件内容直接 cat filename [root@bogon cat_test]# cat file2 this is a test of cat this file's name is file22.显示文件内容，对非空白行编码 cat -b filenme [root@bogon cat_test]# cat -b file1 1 this is for test of cat 2 this filename is file1 3 last line3.对于比较大的文件，可以采用 cat filename |more 4.创建文件 cat >newfilename. 阅读全文
摘要：
在学习tiny6410的led程序的时候，遇到这样一段代码。if (argc != 3 || sscanf(argv[1], "%d", &led_no) != 1 || sscanf(argv[2],"%d", &on) != 1 || on < 0 || on > 1 || led_no < 0 || led_no > 3) { fprintf(stderr, "Usage: leds led_no 0|1\ n"); exit(1); }本来以为这段略带炫技的代码不是很难，编译整个C文件生 阅读全文
摘要：
网上关于tftp配置的文章多如牛毛，但是这么多的文章对于有些困扰人的细节并没有介绍到，这篇文章主要介绍我在配置tftp过程中遇到的问题，解决方法以及自己的思考，希望能够对大家有所帮助。windows下tftp的配置就不多说，用tftpd32软件就可以搞定，这个软件操作也很简单，一如既往的windows亲民的风格，我在使用过程中，也是一次成功，没有碰到什么问题。下来主要介绍一下linux的配置。具体的配置方法如下：*******************************************RedHat配置tftp服务Redhat Linux下tftp服务器配置其实很容易。现以RedHa 阅读全文
摘要：
debussy是一款十分强大的波形查看软件，乃FPGA调试必备杀器之一，下面介绍一下debussy和modelsim联合仿真的配置方法。1.安装debussy和modelsim软件。2.复制C:\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll 文件到C:\modeltech_6.5e\win32目录下3.打开C:\modeltech_6.5e目录下的modelsim.ini 文件，去掉其只读属性并打开，将里面的; Veriuser = veriuser.sl改为Veriuser = novas.dll即可（注意前面的注释;必须去掉） 阅读全文
摘要：
使用vmware安装redhat时，有时会出现redhat窗口过大，不能完全显示的情况，调整分辨率可以解决这个问题。1.su切换至root2.setup3.选择 X configuration4.选择Resolution5.确定退出6 .reboot 阅读全文
摘要：
原文：ALTERA官方英文版。需要的点下载SignalTap.pdf。本文由本人原创翻译，水平有限，仅学习所用，有错误请指正。一、例子我们使用如图1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的：在时钟（CLOCK_50）的上升沿读取开关的值，放入对应的寄存器，寄存器的输出与红色LED直接相连接。按照图1代码实现该电路，锁定引脚，编译整个工程等等，这些在这里不再重复累述。二、使用SignalTap II软件在本文的第一部分，我们将建立SignalTap逻辑分析仪来探测8个LED开关的值，同时，我们将设定 阅读全文
摘要：
[shared]Verilog综合时wire与reg如何防止被优化(1)2009-11-29 14:14Abstract撰寫Verilog時，雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過，但真的將每個module合併時，一些不可預期的『run-time』問題可能才一一浮現，這時得靠SignalTap II來幫忙debug。Introduction使用環境：Quartus II 8.0 + DE2-70 (Cyclone II EP2C70F896C6N)實際使用SignalTap II時，會發現有些reg與wire可以觀察，有些又無法觀察，在 阅读全文