摘要：
1.在always块语句中一定要注意if-else if-else if-else的判断条件的顺序。 2.同一个寄存器信号只能在同一个always or initial 块中进行赋值。 3.在控制一个关键使能信号时可以声明多个寄存器信号共同去控制这个使能信号。 阅读全文
摘要：
这几天一直在写verilog的代码，但是每次在仿真的时候波形都不对，计数器后面的东西就是出不来；这个问题一直困扰了我两天左右，一开始我以为我计数器代码写错了，专门去建个工程去写计数器，去仿真。。。。由于我没有系统的去学习课程，只是看了看视频就自己上手了，导致有些很低级很低级的错误出现在我身上了！！！ 阅读全文