摘要：
FIFO学习（转） 1．什么是FIFO？FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2．什么情况下用FIFO？FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端时AD数据采集，另一端时计算机的PCI总线，假设其AD采集的速率为16位 100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz 阅读全文
摘要：
Verilog 是 硬件描述语言 (HDL)曾经塑造 电子系统. 语言(有时叫 Verilog HDL)支持设计、证明和实施 模式, 数字式和 混杂信号电路 在各种各样的水平 抽象.Verilog的设计师想要一种语言以句法相似于 C编程语言 因此它是跟熟悉工程师和欣然接受了。 语言是 区分大小写有a 前处理器 象C和少校 控制流 主题词例如“如果”和“当”，是相似的时。 格式化机制在打印的惯例和语言 操作员 并且他们 优先次序 也是相似的。语言不同用一些根本方式。 Verilog用途开始或结束而不是卷曲括号定义代码块。 常数的定义在Verilog与他们的基地，因而这些一起要求位宽度不同。 然而 阅读全文
摘要：
l单口RAM// Quartus II Verilog Template// Single port RAM with single read/write address module single_port_ram ( input [(DATA_WIDTH-1):0] data, input [(ADDR_WIDTH-1):0] addr, input we, clk, output reg [(DATA_WIDTH-1):0] q); parameter DATA_WIDTH = 8; parameter ADDR_WIDTH = 6; // Declare the RAM variabl 阅读全文
摘要：
FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意，如果能有意识地利用这些原则指导日后的设计工作，将取得事半功倍的效果！ 乒乓操作 “ 乒乓操作 ” 是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图 1 所示。 乒乓操作的处理流程为：输入数据流通过 “ 输入数据选择单元 ” 将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口 RAM(DPRAM) 、单口 RAM(SPRAM) 、 FIFO 等。在第一个 阅读全文