DC_Timing analysis
摘要:
使用的工具:DesignTime,DC内带的静态时序分析器 静态时序分析能够判断一个电路是否满足时序约束,即使不用动态仿真。 这包括三个主要步骤: 1、设计被分解为时序路径的集合 2、每个路径延迟能被计算 3、所有的路径延迟能检查时序路径是否满足要求。 路径通过结点被不同时钟控制分为不同的组。 默认的路径组包括所有不被时钟控制的路径 DesignTime 计算单元延迟: 1、技术库使用的单元延迟模型是由厂家提供的。 2、单元延迟通过几个单元延迟模型计算: 非线性延迟模型 线性延迟模型 其他 非线性延迟模型: 1、在二维NLDM中,输出负载和输入转换影响单元... 阅读全文
posted @ 2012-03-25 20:40 宕夏 阅读(801) 评论(0) 推荐(0) 编辑