ARM9 嵌入式系统设计与开发教程

4.3.1

 

MPLL 产生主时钟，UPLL主从usb功能时钟

bank6和bank7大小必须相等

 

 

4.3.2 特殊功能寄存器

特殊功能寄存器从0x4800 0000开始

 

http://blogold.chinaunix.net/u2/78338/showart_1165864.html

s3c2410有两个pll（phase locked loop，锁相环，在高频中学过，可以实现倍频，s3c2410的高频就是由此电路产生的）。其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2410的cpu主频为200MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk（为AHB bus peripherals供给时钟信号，AHB为advanced high-performance bus）、Pclk（为APB bus peripherals供给时钟信号，APB为advanced peripherals bus）。