我也有博客啦

摘要： module check10010(input clk,din,rstn,output reg dout); reg [2:0] state;reg [2:0] nextstate; parameter state0 = 3'b000, state1 = 3'b001, state2 = 3'b01 阅读全文

摘要： 1. 典型的Verilog模块结构 module M (P1,P2,P3,P4); input P1,P2; output [7:0] P3; inout P4; reg [7:0] R1,M1 [1:1024]; wire W1, W2, W3, W4; parameter C1 = "This 阅读全文