摘要： ... MODEL_PATH=-f model_ahb_list RTL_PATH=-f ../../rtl/rtl_ahb.list TB_PATH=../../verif VERB=UVM_DEBUG OUTPUT_DIR=./logs N=1 TEST_ID+=${TEST}_${N} VPD 阅读全文

摘要： RTL_PATH = ./rtl TEST = TEST_base TB_TOP = ./TEST.sv UVM_HOME = ./UVM-1.2a VERBOSITY = UVM_MEDIUM UVM_VER = uvm-1.2 SEED = $(shell date +%s) defines = 阅读全文

摘要： 1.1简介 (1) 在同步系统中,输入数据信号相对于时钟总有固定的关系; 当这种关系满足器件的建立时间和保持时间的要求时,输出端会在特定的传输延迟时间内输出一个有效状态,这种情况下,不会发生亚稳态； (2) 在异步系统中,由于输入数据信号和时钟的关系不是固定的,因此有时会出现违反建立时间和保持时间的 阅读全文