2021年11月23日

篇9-ended结构

摘要: 1.序列的连接机制 (1) 使用序列起始点作为同步点的连接机制; (2) 使用序列结束点作为同步点的连接机制; 这种机制通过给序列名字追加关键词“ended”来表示。例如,s.ended表示序列的结束点。关键词“ended”保存了一个布尔值,值的真假取决于序列是否在特定的时钟边沿匹配检验。 2.示例 阅读全文

posted @ 2021-11-23 22:27 知北游。。 阅读(223) 评论(0) 推荐(0) 编辑

10-使用参数/选择运算符(?:)/true表达式的sva/system verilog assertion检验器

摘要: 资料来源 (1) 硅芯思见:【88】SVA中的条件选择 (qq.com) 1.使用参数的SVA检验器 下图中,实例i1将延迟参数改写为2个时钟周期,而实例i2使用默认的1个时钟周期; 2.使用选择运算符/选择运算符的SVA检验器 注1:条件运算符?:可以在序列sequence和属性property的 阅读全文

posted @ 2021-11-23 17:21 知北游。。 阅读(313) 评论(0) 推荐(0) 编辑

?-sva/system verilog assertion与功能覆盖

摘要: 参考资料 (1) 请教一下用assert property和cover property搜集覆盖率有什么不同? - IC验证讨论 - EETOP 创芯网论坛 (原名:电子顶级开发网) - (2) sv绿皮书; (3) IEEE system verilog standard; (4) 硅芯思见:【8 阅读全文

posted @ 2021-11-23 16:35 知北游。。 阅读(2398) 评论(0) 推荐(0) 编辑

篇?-将sva/system verilog assertion与设计连接

摘要: 1.在模块(module)定义中内建或内联检验器 2.将检验器与模块/模块的实例/一个模块的多个实例绑定 优点:sva检验器与设计代码分离; 2.1检验器模块 2.2bind语法 2.3顶层模块 2.4bind实现 阅读全文

posted @ 2021-11-23 16:16 知北游。。 阅读(168) 评论(0) 推荐(0) 编辑

篇8-sva/system verilog assertion检验器的时序窗口(重叠的时序窗口和无限的时序窗口)

摘要: 资料来源 (1) 硅芯思见:【86】SVA中的延迟 (qq.com) 例子: 属性p12检查布尔表达式“a&&b”在任何给定的时钟上升沿为真。如果表达式为真,那么在接下来的1~3个中周期内,信号“c”应该至少在一个时钟周期内为高。 p12实际上以下面三个线程展开。 1.重叠的时序窗口 属性p13与属 阅读全文

posted @ 2021-11-23 16:03 知北游。。 阅读(286) 评论(0) 推荐(0) 编辑

篇7-断言中的执行块(action block)

摘要: 1.执行块 (1) SystemVerilog语言被定义成每当一个断言检查失败,模拟器在默认情况下都会打印出一条错误信息。模拟器不需要对成功的断言打印任何东西,可以使用断言陈述中的“执行块”(action block)来打印自定义的成功或失败信息。 (2) 执行块的基本语法如下所示。 (3) 执行块 阅读全文

posted @ 2021-11-23 15:12 知北游。。 阅读(207) 评论(0) 推荐(0) 编辑

6-禁止属性not,蕴含操作符(交叠蕴含与非交叠蕴含)(包含在蕴含中使用if...else结构)

摘要: 资料来源 (1)硅芯思见:【95】SVA中的基本元素sequence和蕴含操作 (qq.com) (2)SVA中的与或非(and_or_not) (qq.com) 1.禁止属性 当期望属性为假时,可以采用关键词not,用来表示属性永远不为真. 2.蕴含/implication (1) 蕴含等效于if 阅读全文

posted @ 2021-11-23 13:34 知北游。。 阅读(870) 评论(0) 推荐(0) 编辑

篇5-sva/system verilog assertion中序列/sequence的构建(2)

摘要: 1.带形参的序列 通过在序列中定义形参,相同的序列能被重用到设计中具有相似行为的信号上; 2.序列独立于时钟的coding style 2.1序列中指定时钟 2.2属性中指定时钟,序列独立于时钟(可提高基本序列定义的可重用性) 阅读全文

posted @ 2021-11-23 13:25 知北游。。 阅读(142) 评论(0) 推荐(0) 编辑

4-sva/system verilog assertion中序列/sequence的构建(1)(包含$rose,$fell,$stable,$changed等函数)

摘要: 资料来源 (1)硅芯思见:【81】SVA中的$rose和$fell (qq.com) (2)硅芯思见:【92】SVA中的内嵌函数 (qq.com) 1.简单序列 序列s1检查信号“a”在每个时钟上升沿都为高电平。如果信号“a”在任何一个时钟上升沿不为高电平,断言将失败。 2.边沿定义的序列以及使用其 阅读全文

posted @ 2021-11-23 12:06 知北游。。 阅读(1349) 评论(0) 推荐(0) 编辑

篇3-【IMP】建立SVA块 (system verilog assertion)

摘要: 1.建立SVA块的步骤如下图所示: 注:序列/属性必须被断言,才能发挥作用; 2.序列/sequence的基本语法 篇4-sva中序列的构建(1) - 蚕食鲸吞 - 博客园 (cnblogs.com) 篇5-sva中序列的构建(2) - 蚕食鲸吞 - 博客园 (cnblogs.com) 3.属性/p 阅读全文

posted @ 2021-11-23 11:07 知北游。。 阅读(121) 评论(0) 推荐(0) 编辑

导航