08 2021 档案

[CU]reg model使用篇-uvm_reg常用操作part1(randomize, update, get, set, mirror, predict, reset, get_reset, get_parent, get_mirrored_value)
摘要:1. randomize 注1:uvm1_2中uvm_reg类内没有该函数,uvm_reg_field内有该函数; 1.1 randomize的影响 (1) randomize操作会改变register field的期望值(uvm_reg_field的post_randomize函数内,会将期望值设 阅读全文

posted @ 2021-08-31 20:27 知北游。。 阅读(3384) 评论(0) 推荐(0) 编辑

[CU]reg model使用篇-uvm_reg常用操作part2(peek(读操作)/poke(写操作))
摘要:参考资料: (1) 《UVM1.1应用指南及源代码分析》 1. peek/poke (path=BACKDOOR) (1) peek/poke同属于后门访问register/register field方式, 与backdoor read/write类似,但是peek/poke不会模拟寄存器的行为; 阅读全文

posted @ 2021-08-31 15:17 知北游。。 阅读(2409) 评论(0) 推荐(0) 编辑

[CU]reg model使用篇-uvm_reg常用操作part3(XatomicX/read/write(frontdoor/backdoor))
摘要:1. XatomicX (1) 当要访问互斥的资源时,即只允许一个进程访问,其他进程必须在此进行访问完成之后才能访问,可以使用XatomicX(1) + access the resource +XatomicX(0)实现; (2) read, write, poke, peek, mirror等操 阅读全文

posted @ 2021-08-30 14:14 知北游。。 阅读(1549) 评论(0) 推荐(0) 编辑

[CU]reg model构建篇-uvm_reg_predictor(与前门访问相关)
摘要:参考资料: (1) Explicit Register Predictor (verificationacademy.com) (2) 《uvm_cookbook》; (3) SystemVerilo | UVM | 精讲RAL寄存器模型基础 (qq.com) 1.简介及uvm_reg_predic 阅读全文

posted @ 2021-08-29 17:09 知北游。。 阅读(2481) 评论(0) 推荐(0) 编辑

[CU]reg model使用篇-前门访问与后门访问
摘要:参考资料: (1) uvm中直接操作RTL信号 | 骏的世界 (lujun.org.cn) (2) https://bbs.eetop.cn/thread-886462-1-1.html 注1:在使用uvm后门函数时可能会遇见这个问题:UVM_ERROR: set:unable to write t 阅读全文

posted @ 2021-08-27 16:17 知北游。。 阅读(3736) 评论(0) 推荐(1) 编辑

6-uvm_reg_file
摘要:1.1 uvm_reg_file的作用 uvm_reg_field, uvm_reg与uvm_reg_block三者的组合已经能够组成一个可以使用的寄存器模型; uvm_reg_file的引入主要用于区分不同的hdl路径; 1.2 uvm_reg_file特点 (1) uvm_reg_file是一个 阅读全文

posted @ 2021-08-27 15:48 知北游。。 阅读(594) 评论(0) 推荐(0) 编辑

[CU]reg model构建篇-uvm_reg_block
摘要:1. uvm_reg_block的特点 (1) 一个寄存器模型必须包含一个reg_block; 一般DUT内具有相同的基地址的所有寄存器,会放在一个reg_block中. (2) uvm_reg_block可以包含任意数量的uvm_reg, register files, memories以及其他低 阅读全文

posted @ 2021-08-26 23:21 知北游。。 阅读(2623) 评论(0) 推荐(0) 编辑

[CU]reg model构建篇-uvm_reg_adapter(与前门访问相关)
摘要:资料来源 (1) 浅谈UVM register adapter机制 (qq.com) (2) 《UVM cookbook》 注1:该篇文章会涉及到uvm_reg_bus_op转换为uvm_sequence_item以及uvm_sequence_item发送的细节; 注2:前门访问寄存器方式1- 使用 阅读全文

posted @ 2021-08-26 22:04 知北游。。 阅读(2166) 评论(0) 推荐(2) 编辑

[CU]reg model构建篇-uvm_reg_map(与前门访问相关)
摘要:参考资料: (1) uvm_reg_map (verificationacademy.com) (2) uvm_cookbook; (3) SystemVerilo | UVM | 精讲RAL寄存器模型基础 (qq.com) 1.uvm_reg_map的作用 (1) 每个寄存器在加入寄存器模型时,都 阅读全文

posted @ 2021-08-26 18:33 知北游。。 阅读(3958) 评论(1) 推荐(0) 编辑

3-特殊uvm_reg与uvm_mem
摘要:1.特殊uvm_reg 1.1 多个域的uvm_reg (1) 注意:调用tf_reg.configure时,最后一个代表hdl路径的参数为空的字符串(注意:为什么是空字符串?详见uvm_reg的configure函数解释); (2) 该处uvm_reg_field的configure是在uvm_r 阅读全文

posted @ 2021-08-26 18:03 知北游。。 阅读(1221) 评论(0) 推荐(0) 编辑

[CU]reg model构建篇-uvm_reg
摘要:参考资料: (1) https://verificationacademy.com/verification-methodology-reference/uvm/src/reg/uvm_reg.svh (2) 《Practical UVM Step by Step with IEEE》 1. uvm 阅读全文

posted @ 2021-08-26 11:10 知北游。。 阅读(1437) 评论(0) 推荐(0) 编辑

[CU]reg model构建篇-uvm_reg_field
摘要:资料来源 (1) 《UVM cookbook》 前言 (1) 按照单位由小到大依次罗列,分别为uvm_reg_field->uvm_reg,uvm_mem,uvm_reg_file,uvm_reg_map->uvm_reg_adapter,uvm_reg_block, uvm_reg_predict 阅读全文

posted @ 2021-08-26 10:53 知北游。。 阅读(1770) 评论(0) 推荐(0) 编辑

寄存器模型之reg model作用,结构,生成
摘要:资料来源: (1)SystemVerilo | UVM | 精讲RAL寄存器模型基础 (qq.com) (2)路科课程; 注1:在验证的过程中,寄存器的验证排在了验证清单的前列(因为其他测试都不可避免的需要涉及到寄存器的配置); 注2:环境可以通过读出寄存器的状态,获取硬件当前的状况;环境也可可以通 阅读全文

posted @ 2021-08-25 21:24 知北游。。 阅读(2157) 评论(0) 推荐(0) 编辑

< 2025年3月 >
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

导航

统计

点击右上角即可分享
微信分享提示