(1) Verilog系列:【11】敏感信号列表中的数组 (qq.com)
(2) jerry ic 验证;
(1) 示例:
type [MSB3:LSB3][MSB4:LSB4] array [MSB1:LSB1][MSB2:LSB2]
reg [0:3][0:7] mem[0:1][0:2]
(2) 示例:
posted on 2022-03-09 10:14 知北游。。 阅读(71) 评论(0) 编辑 收藏 举报
Powered by: 博客园 Copyright © 2024 知北游。。 Powered by .NET 9.0 on Kubernetes