基于system verilog的testbench示例

资料来源:

(1) The UVM Primer;

1.top-level testbench

(1)import类的定义;

(2)实例化DUT,BFM,声明testbench class变量;

(3)实例化并启动testbench class;

1.1import类的定义(package与import的使用);

(1)package:存放类的定义以及共享资源;

(2)下图tinyalu_macros.svh中存放宏定义;

1.2实例化DUT,BFM,声明testbench class变量;

1.3实例化并启动testbench class;

2.testbench class(注意virtual interface的使用)

2.1tester

2.2scoreboard