?-sva/system verilog assertion与功能覆盖
知北游。。 2021-11-23 16:35
阅读:2587
评论:0
推荐:0
编辑
阅读排行榜
uvm通信-uvc通信方式一之blocking/nonblocking_get/put/transport_port/export/imp
知北游。。 2021-11-16 19:36
阅读:2561
评论:0
推荐:0
编辑
[CU]reg model构建篇-uvm_reg_predictor(与前门访问相关)
知北游。。 2021-08-29 17:09
阅读:2500
评论:0
推荐:0
编辑
[CU]reg model使用篇-uvm_reg常用操作part2(peek(读操作)/poke(写操作))
知北游。。 2021-08-31 15:17
阅读:2426
评论:0
推荐:0
编辑
1-phase机制的必要性,phase自动执行的原理,phases及执行顺序(内含process知识点)
知北游。。 2021-11-14 11:04
阅读:2371
评论:0
推荐:0
编辑
