[CU]reg model构建篇-uvm_reg_map(与前门访问相关)
知北游。。 2021-08-26 18:33
阅读:3982
评论:1
推荐:0
编辑
阅读排行榜
uvm通信-uvc通信方式二之analysis_port/export/imp
知北游。。 2021-11-16 20:17
阅读:3776
评论:5
推荐:0
编辑
[CU]reg model使用篇-前门访问与后门访问
知北游。。 2021-08-27 16:17
阅读:3751
评论:0
推荐:1
编辑
[CU]reg model使用篇-uvm_reg常用操作part1(randomize, update, get, set, mirror, predict, reset, get_reset, get_parent, get_mirrored_value)
知北游。。 2021-08-31 20:27
阅读:3399
评论:0
推荐:0
编辑
system verilog与C语言的接口(包含使用方法以及实例)
知北游。。 2022-06-30 14:30
阅读:3212
评论:0
推荐:0
编辑
