摘要:资料来源 (1) Verilog系列:【11】敏感信号列表中的数组 (qq.com) (2) jerry ic 验证; 1.复杂多维数组 (1) 示例: type [MSB3:LSB3][MSB4:LSB4] array [MSB1:LSB1][MSB2:LSB2] reg [0:3][0:7] m
阅读全文
摘要:资料来源 (1) 硅芯思见:【119】SystemVerilog中的typedef前置声明方式 (qq.com) (2) sv绿皮书; 1.typedef作用 1.1自定义变量类型 1.2解决先使用类,后定义类的编译问题 (1)typedef用于将一些数据类型进行前置声明,这样仿真工具允许该类型的定
阅读全文
摘要:资料来源: (1) sv绿皮书; (2) 硅芯思见:【115】SystemVerilog中ref不是想用就能用 (qq.com); 1.参数方向简介 (1) Verilog对参数的处理方式比较简单,在子程序的开头把input和inout的值复制给本地变量,在子程序退出时,则复制output和inou
阅读全文
摘要:资料来源 (1) The UVM Primer; (2) sv绿皮书; (3) 硅芯思见:【106】SystemVerilog中的浅复制(shallow copy)和深复制(deep copy) (qq.com) 1.copy(要点是需要先例化) (1) copy对象不像想象的那么简单,简单的赋值语
阅读全文
摘要:资料来源 (1) The UVM Primer 1.参数化module 2.参数化类+静态变量+静态方法 3.参数化类+非静态变量+非静态方法
阅读全文
摘要:资料来源: (1) The UVM Primer 1.静态变量 1.1静态变量特点 (1)类里面的静态变量与静态方法和全局变量及全局方法较相似,但是相较于全局变量,更容易维护; (2)前面提到过,类只有在实例化时才会分配内存空间,严格地说,并不完全正确;如果类里面有静态变量,当定义类的时候,就会为静
阅读全文
摘要:资料来源 (1)公众号-jy是个宝贝; 公众号原文链接:https://mp.weixin.qq.com/s/MLJt0lcADNysQwog5ETVmQ 公众号参考答案链接:https://mp.weixin.qq.com/s/qkdcKRNhAbywg_rG35IS1w 类的一些常见问题(检验掌
阅读全文
摘要:资料来源 (1) sv绿皮书; (2) Verilog系列:【59】new的初始化顺序 (qq.com) 1.verilog例化与sv OOP例化的区别 (1).verilog模块是在代码被编译时例化的,而system verilog类是在运行中测试平台需要的时候才被创建; (2).verilog的
阅读全文
摘要:资料来源: (1)公众号-杰瑞IC验证; (2)硅芯思见:【97】$sformat()与$psprintf() (qq.com) 1.$sformat & $sformatf 1 //示例1-jerry IC验证; 2 string jerry_string; 3 string jerry_stri
阅读全文
摘要:资料来源: (1) system verilog与功能验证-钟文枫(注:关于虚方法和多态的讲解,该本资料最佳); (2) 硅芯思见:【107】SystemVerilog中的多态和虚方法 (qq.com) (3) Verilog系列:【62】local和protected保护类成员 (qq.com)
阅读全文
摘要:资料来源: (1)公众号-芯片学堂; (2)The UVM Primer; (3)硅芯思见:【118】SystemVerilog没有那么多的OVER overwrite_override_overload (qq.com) 1.overwrite (1)overwrite发生在子类和基类之间,即不同
阅读全文
摘要:资料来源: (1)公众号-芯片学堂; (2)sv绿皮书; (3)The UVM Primer (4)硅芯思见:【124】SystemVerilog中超级英雄super (qq.com) 1.OOP (1) OOP优点:code可重用性,code可维护性,内存管理简化; 2.类 (1)类(class)
阅读全文
摘要:资料来源: (1)sv绿皮书; (2)公众号-芯片学堂; (3)硅芯思见:【113】SystemVerilog中不同句柄之间的动态类型转换 (qq.com) 1. 隐式转换 (1)隐式和显示类型转换的区分通常在于有没有使用到系统函数或者操作符。 (2)隐式类型转换在SystemVerilog编程中经
阅读全文