摘要： 按位与　　：　　&逻辑与　　：　　&&（1）if（ （hcnt>=656）&& (hcnt<752) ) 与 if（ 656<=hcnt<752 )　　Verilog中不能同时判断连个条件 ，在实际测试中，发现用后一种就会出问题，因为不能同时判断2个，否则 默认为条件成立　　必须用逻辑与，2个判断合起来，就OK 了，　　跟C语言不一样... 阅读全文