随笔分类 -  FPGA/CPLD Design

摘要：世界上最神奇的mif文件生成方案 每次想要什么功能，总是找软件，死要命的找，比方说上位机、字模提取软件等等。 可是，你又听说过mif文件生成软件嘛？？ 当年要在液晶上显示东西，字库很大，回头大。假如说64*64的单色的图片，那你需要在Quartus II Memory Initialzation File 手工输入，需要输入4096个值，等你成功， 都NC了…… 我就NC过，NC了一半，我罢... 阅读全文

摘要：时序逻辑、组合逻辑，我不再怕你了学FPGA也这么久了，会了VHDL，那时候没有时序逻辑、组合逻辑的概念；之后又会了Verilog，一开始还是没有理解时序逻辑、组合逻辑，做东西的时候，发现总是有缺陷。曾经有次因为4.3inch LCD遇到过郁闷的问题，像素点用时序逻辑和组合逻辑都可以，但是不知道到底用什么；再者，精确到点的时候，两种写法会有不同的效果，但是我不理解……曾经一度问过我EDA老师，他竟然这样说了一句话：“时序逻辑、组合逻辑是Verilog硬件描述语言设计中最难的部分，很多高级工程师甚至没搞清楚这一点……”我灰常的郁闷……竟然这样的答案……这些天调试VGA，像素点的绝对精确，一次一次的 阅读全文

摘要：VGA 接口电阻网络阻抗匹配考虑到成本意识实现的简易方案，用R-2R电阻网络模拟DAC替换ADV7123视频转换芯片。 本以为这边只是简单的分压，等我看的越多的资料，搞的越深，才发现，这边学问还真大： 先参考一下人家的几个图，做一下对比 特权 艾米 DE1 红色飓风 小马哥 本人，Crazy Bingo，今日，要设计一个16位真彩色的R-2R转换网络，询问了好多网友，看了好多资料，想了好... 阅读全文

摘要：神奇的硬件秒速边沿检测技术吃晚饭，看特权哥的logic_analysis，突然看到了一点，不理解，那是什么表达方式啊，云里and雾里……为什么要那样触发三次，我知道那是三个触发器，dff，但是不知道为什么要这样做，下面的assign，也不理解，晕乎乎群里，碰到了两高手，让我醍醐灌顶，茅塞顿开哈哈。牛崩啊……不过我还是云里雾里，于是建立了一个工程测试了一下，下面是RTL：经过他们解说，明白了：经过3个dff触发，寄存前一个值，最后当前值与前一个值相比较，如果当前值为0，前一个值为1，则neg_tri输出1，是下降沿；反之，则是上升沿；原来就是这么个回事啊，保存前一次的状态，需要一个D触发器，前次 阅读全文

摘要：时序逻辑__滞后一个像素最近又重新拿起了VGA，因为需要要把像素点绝对的精确，因此……在显示汉字的时候，很郁闷很郁闷的问题，怎么老是在最左边显示了汉字最右边的一列呢？？？怎么都想不通，郁闷……程序如下：很郁闷，明明是对的，可是为什么是错的呢？？崩溃，怎么改都不对。崩溃了一个小时候突然想到，把显示的内容向右平移一个像素点，不久OK 了吗？？，于是在X坐标判断语句中加了1，好了。可是，这只是结果，结果是好了，却不知道过程到底是如何。我只知道滞后了一个时钟周期即一个像素点，但是不知道该如何面对。继续崩溃了一会儿……突然想到，既然那个输出汉字像素点滞后了一个时钟，那何不用组合逻辑呢？？一切错误从此解决 阅读全文

摘要：FPGA_MCU双系统系复位冲突 郁闷了1天，为什么不行呢，苍天无眼，我该如何面对…… 不就是想通过单片机给个信号嘛，使得Verilog工程里面的某些变量复位，使得MCU—FPGA联调更加的智能和谐，可是，可是…… 为啥仿真行的，实际验证就一直为0，一直就不行了呢？ 郁闷省略号…… 请见下文： RST_n是FPGA本身板载按键信号，Reg_Clr是MCU给的信号，但是为什么不行呢？？ ... 阅读全文

摘要：1Hz ~~ 250MHz的感觉做频率计，高频的，250M 左右没问题，再次测试，可是实验室没有20M以上的信号源给我用，怎么办办呢？？ 在嚎啕大哭的时候，难言，只能用FPGA产生频率给CPLD 来接收，250M没问题吧。 CLK_Deaign = Matlab_Keys + CLK_Generater; 在这个过程中发现了好多问题 （1） Matlab_Keys （2） CLK_Generate... 阅读全文

摘要：摘要　在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率.　　随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电子系统到大规模SOC(Systemonachip)设计,已经无处不在.在FPGA/CPLD设计中,状态机是最典... 阅读全文

摘要：FPGA目前非常火,各个高校也开了FPGA的课程,但是FPGA并不是每个人都适合，FPGA讲究的是一个入道,入什么道 ,入电子设计的道,就是说,这个过程,你得从电子设计开始,然后再学FPGA,而不是先从VHDL开始,直接跳过数电模电.这一点非常重要,这涉及到你以后的发展高度的问题.我是过来人,我深刻体会到FPGA与数电模电的基础的深层次联系.对于本科生而言,你可以把FPGA当作业余兴趣,但不要把它当成今后的饭碗,你可以保持这个兴趣直到研究生读完.从我招聘的情况来看,做FPGA的至少要读过研究生。 做FPGA,一定要学,一定要有兴趣,至少要学3年才算可以掌握这门技术,为什么这么说呢,我每天与F. 阅读全文

摘要：有一个灰常郁闷的问题。。。module CLK_Generater( input CLOCK_100, input RST_n, input Key, output reg [3:0] CLK_DivChoose, );reg [19:0] count; //Delay_10msreg CLK_100Hz; //100HZ(10ms)时钟信reg [2:0] state; //状态标志 reg ... 阅读全文

摘要：郁闷的ASP！郁闷的EPCS啊！　　自己画的板子，就是因为有时候做东西，MCU+FPGA/CPLD联调,EPM240T100C5N已经不够我用了，与其画一块更大资源的CPLD，还不如花一块性价比最高的FPGA，于是我选择了EP2C5T144C8N。 　　画了板子，投了深圳，等板子又等元器件，终于有一天万事俱备，只欠东风，于是昨天静下心来喊了一块板子，挺漂亮的哈哈，不过心惊胆战，怕不行，因为第一次画... 阅读全文

摘要：告别ASP(主动串行编程)下载模式 ——JTAG---EPCS1 序 一直以来，一般人下载FPGA 的配置芯片，都是用ASP下载模式，USB Blaster接口要插来插去，真的是麻烦，其实，下载FPGA 的配置芯片，还有另外的方法，那就是仍然通过JTAG下载，二换一种配置模式，下载jic文件或者是jam 文件，对然这样做，对实际开发来说，对一般实验意义不怎么大，但是若是批量开发，不仅可以减少板子的... 阅读全文

摘要：——Crazy Bingo2010_3_29Altera release 下载地址（迅雷复制，灰常快）ftp://ftp.altera.com/outgoing/release/Altera 官方网站地址http://www.altera.com/ Altera 官方中文网站http://www.altera.com.cn/ http://www.terasic.com.t... 阅读全文

摘要：让没有晶振的生活成为可能——UFM.. 1 ——User Flash Memory. 1 一、 简介... 2 二、 特性（官方描述）... 3 三、 Oscillator 5 四、Altera UFM IP. 5 五、Parallel 并行接口访问UFM ，并实现Water_LED.. 6 1. 新建工程... 6 2. 在MegaWizard Plug-In Manager添加... 阅读全文