摘要：
关键字： VC6 FPGA CPLD USB Keil 单片机最近一直在搞一个从计算机配置FPGA的方案，今天终于成功了！哈哈主要是考虑FPGA的程序不能放在板子上，怕被别人抄板，所以FPGA的配置内容需要每次从计算机加载。思路如下:PC-->USB芯片-->MCU/CPLD/FPGA（写配置时序）-->CPLD（信号扇出）-->目标FPGA*N计算机上的软件是用VC6写的，因为USB芯片是用的Cypress的，而Cypress提供的头文件是基于VC6的。其实没什么，就是做出来界面丑了点，呵呵USB芯片是Cypress的，Cypress不愧是做军工的，芯片非常强大，软件 阅读全文
摘要：
声明：本文由Craftor原创，首发于craftor.cnblogs.com，转载请保留此处。 关键字： Cypress EZ-USB FX2LP CY7C68013A Keil C++Builder VC6 CyAPI CyUSB CyConsole Cypress的FX2LP系列的USB芯片很强大，以CY7C68013A为代表之作，详细的介绍不多说，见Cypress的官网： http://w... 阅读全文
摘要：
本人比较爱折腾，在自己的小本X60s上装了Ubuntu系统，单系统哦！买的GreenVPN的账号，包年的，速度很给力，看Youtube在线的480p的视频都不卡。上网是电信的ADSL，6M的。用台式机在XP下上网的时候，先ADSL拨号，然后再拔VPN，是没有问题的，畅通无阻。但是在Ubuntu费了一些事，折腾了两天才搞定，记录下来，希望别的朋友如果遇到同样的问题，可以少走弯路。1、ADSL拨号，这没什么好说的。2、设置VPN拨号，这里要注意几点。a.在 Advanced...选项里，要把 Use Point-to-Point encryption(MPPE)选中。b.在 IPv4 Settin 阅读全文
摘要：
UART的结构大家并不陌生，用HDL语言写一个UART收发器也并不难。本文中作者给出一个可以应用到实际工程中的UART收发器，并且是经过验证的。 UART的结构如上图所示。其核心在于两个FIFO的运用。其实收和发两个部分是独立的，完全可以分开单独使用，作者为了方便起见，将两者放在了一起。 原理也比较简单，以发送为例。FIFO是8位的，只要上层模块不停地往发送FIFO里填数据，发送器就会自动从FIF... 阅读全文
摘要：
1.触点参数 1.1 触点形式：继电器触点的配对形式，表2给出一组触点对时的配对形式，多组触点可依此类推。表2 1.2接触电阻：指接触的触点间电阻和与触点相连的簧片及引出端的导体电阻之和的总电阻。一般以“m*”表示。除非说明书中另有说明，一般触点负载小于1A的继电器用6Vd.c.，0.1A测量接触电阻，触点负载大于1A的继电器用6Vd.c.，1A测量接触电阻。 1.3 接触压降：一般指在负载电... 阅读全文
摘要：
Every success is a creation for me 或许只有做技术、热爱技术的人才会有这种体会。 从昨天到今天，大概20个小时的工作时间，终于用Matlab+SystemGenerator+ISE实现了图像处理上的DSC算法，并且仿真和综合都已经通过。就等明天在硬件上验证一下了。 开始着手，到实现，时间不长，但是经历了不少困难。算法其实并不难，就是一些三角函数，加减乘除之类的... 阅读全文
摘要：
摘要： 此版本的设计中，笔者将协议里对总线的操作细分为4个，即起始(Start)、写(Write)、读(Read)、停止(Stop)，并给对应的操作编码：起始(1000)、写(0100)、读(0010)、停止(0001)。每次读写操作中也包括了一次应答操作。上层模块需要操作总线时，仅需要按照芯片操作 阅读全文
摘要：
在ModelSim中添加Xilinx仿真库 说明： l ModelSim一定要安装在不带空格的目录下，即不要安装在“Program Files”目录下。如作者是安装在D:\softwares\Modelsim目录下。 l ISE软件也最好安装在不带空格的目录下。 1、找到开始菜单->程序->Xilinx ISE Design Suite 11 -> ISE -> A... 阅读全文
摘要：
ModelSim之强大是毋庸置疑的。而ModelSim脚本语言的强大，也同样让人佩服得五体投地。在此文中，Craftor将一步一步教大家如何编写Modelsim的脚本，让仿真变得更容易些！ 这里先推荐一个代码编辑器，Crimson Editor，支持所有常见的源代码编辑，功能非常强大，完全可按自己喜好定制。以下文章的内容也会基于于这个文本编辑器。 下载地址：http://myfpga.goog... 阅读全文
摘要：
一般来说，FPGA厂商的EDA软件里都有除法器的IP核。以Xilinx为例，Core Generator 里就可以生成除法器，任意位数。不过生成的除法器是流水线形式的。也就是说，如果是有批量的数据做除法，那么肯定是非常快的，只要经过一个固定的Lantency之后，结果就源源不断地出来。 但是我在做图像压缩算法的时候，遇到了这样一个问题：我需要前一次除法的结果代入到下一次除法里去，这样看来，那个固定... 阅读全文