摘要：
[1]好好规划自己的路，不要跟着感觉走！根据个人的理想决策安排，绝大部分人并不指望成为什么院士或教授，而是希望活得滋润一些，爽一些。那么，就需要慎重安排自己的轨迹。从哪个行业入手，逐渐对该行业深入了解，不要频繁跳槽，特别是不要为了一点工资而转移阵 地，从长远看，这点钱根本不算什么，当你对一个行业有那... 阅读全文
摘要：
昨晚无意间看到一段新闻频道对最近炒得火热的“史上最年轻教授”的专访，倒是他的一位同学对于梦想的“现实版”解说颇有些耐人寻味。大体意思是说“拼了老命考上一所梦寐以求的大学，父母辛辛苦苦交了学费，我们却挑了最容易的学分拿，为了求得一份好工作我们都已经失去了对梦想的追逐”。或许这都是曾经处于就业压力中的我... 阅读全文
摘要：
现在知道时序约束主要是FPGA to ic，或者ic to FPGA。上图可以表示FPGA to IC, IC to FPGA.fpga2ic：fpga2ext 是 fpga 致 ic 信号的走线延迟；clk2fpga 是时钟信号致 fpga 的走线延迟；clk2ext 是时钟信号致 fpga 的走... 阅读全文
摘要：
加窗的原因。对于理想的低通滤波器H（exp（jw）），其h（n）是无限长序列。这是可以证明的。因此为了得到有限长的h（n)就需要截断，而这个过程就是加窗。由于h(n)截断即其频率响应就和理想的低通滤波器有差别。从感性上分析，h(n)越长，Hw(exp(jw))也就越接近理想低通滤波器，这就对应确定序... 阅读全文
摘要：
现在开始学习CORDIC算法学习的博文：（1）http://blog.csdn.net/liyuanbhu/article/details/8458769三角函数计算，Cordic算法入门（1）很好的解释了cordic算法的思想。坐标旋转公式。推导http://www.cnblogs.com/ywx... 阅读全文
摘要：
sram的型号：ISSI IS61LV25616 -10TL以上是数据手册上的。对sram的认识：SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但... 阅读全文
摘要：
adc采集到的信号对低频有一定的衰减。因为要确定衰减的程度。通过da输出到示波器上观察。数据如下：输入 输出（enable）输出（disable）1v(20hz)1v0.88v1v(10hz）0.76v0.76v1v(8hz)0.6v0.68v1v(5hz)0.4v0.5v1v(3hz)0.25v... 阅读全文
摘要：
由代码可知：此边沿检测电路是由两个触发器级联而成，sign_c_r 输出是sign_c_r2的输入。并且有异步复位端没有使能端。最后输出：由触发器的输出取反和直接输出相与。如下的RTL图。 阅读全文
摘要：
我一直听说没有由code到circuit就只是入门了。实在没办法了。我想了一招，一个一个的写，然后看RTL，然后分析。这是第一篇。1、触发器。没有复位，置位。posedge clk 是触发沿时钟。一直输出8‘h55.module test_io( input clk,input rst_n,ou... 阅读全文
摘要：
参考学习《数字信号处理的FPGA实现》思想如图:在下半部分可以看到：是将N阶的数B bit，一位一位的移入LUT然后经过累加器。其中N个数需要2.^N次方长度的LUT，B bit表示需要B个时钟完成一个数据的所有的位。但是有个疑问，为什么在累加的时候寄存器Y要往右移一位（？？？？？）。在实际的程序中... 阅读全文