摘要：
http://blog.csdn.net/lureny123/article/details/12907533 很久不写东西了，因为这个空间里似乎都是做软件的，而我把ASIC/FPGA认为是硬件电路。所以写的虽然也是代码，但是想的确实硬件电路。这让我在这个软件人员居多的空间里显得格格不入。... 阅读全文
摘要：
最常用的约束有IO管脚位置约束和电平幅度约束，这个很好理解。另外，就是对时钟网络约束。这个是很重要的。比如你的系统中，驱动的电路的时钟是27M的，那么你需要在约束文件中增加类似如下的约束语句NET REF_CLK27M TNM_NET = REF_CLK27M_grp;TIMESPEC TS_REF... 阅读全文