组合逻辑的竞争冒险

关于消除竞争冒险

1 竞争冒险的成因

在组合逻辑设计中，由于门电路的延时，输出并不能立刻达到稳定状态，而我们建模时却使用了理想状态。对于实际电路来说，信号在同一电路中经过不同路径所产生的延时是不一样的，各信号的延时与经过路径的门级数有关系，不同类型的逻辑门延时大小也有不同。因此输入信号经过不同路径到达输出端的时间也有先后，就和赛跑运动员到达终点是有先后的一样。这种到达终点有时间差的现象叫信号的竞争。由于竞争的存在，使得输入信号的变化引起输出信号出现非预期的错误，称为“险象”。并不是所有竞争都产生输出错误，不产生错误的竞争称非临界竞争，产生错误的称临界竞争。

2 险象的表现与判断方法

   组合逻辑的险象是一种瞬态现象，表现为输出端产生很小的尖脉冲，暂时的破坏了正常的逻辑。对于险象的判断一般有两种方法：

（1）       代数法 从逻辑函数表达式来判断是否存在险象，分析输出函数是否在一定条件下可以化简成为：Y=~AA或者Y=~A+A.

（2）       卡诺图发 当逻辑函数是与或表达式时，使用卡诺图判断更佳。做出卡诺图，用化简卡诺图一样圈出“与”项对应的圈，再观察各个圈，发现两个卡诺图圈“相切”的关系，就是两个圈存在不被包含的相邻最小项，则该电路存在竞争冒险。Y=~B~C+BC+~A~CD.

3 消除措施

（1）利用公式AB+~AC=AB+~AC+BC增加多余项。

（2） 引入取样脉冲，经过分析竞争只发生在输入信号发生变化的瞬间，采用取样脉冲，错开输入信号发生变化的瞬间。即就是在门的输入端再次加入不经过门的输入信号。

（3）输出端并接滤波电容，由于竞争都是产生尖脉冲，在逻辑输出端口并接一个接地电容，可以把尖峰冒充的幅值消弱到门电路的阈值以下。