（转载）AD中常见的问题解决挺有用希望大家也能用上
https://bbs.elecfans.com/jishu_941367_1_1.html
以下为个人在基于AltiumDesigner在设计PCB时遇到的的一些常见问题和解决方法，本人有记笔记的习惯，所以就将自己的笔记整理下来分享给大家。个人水平有限，欢迎大家批评指正！ 版本V1.00 修改时间2016.9.26 （持续更新中~~~）
————————————————————干货区—————————————————————————
1.1 PCB走线宽度和电流关系
不同厚度不同宽度的铜箔的载流量见下表:
铜皮厚度70um 铜皮厚度50um 铜皮厚度35um（默认）
铜皮t=10 铜皮t=10 铜皮t=10
电流A 宽度mm 电流A 宽度mm 电流A 宽度mm
6.00 2.50 5.10 2.50 4.50 2.50
5.10 2.00 4.30 2.00 4.00 2.00
4.20 1.50 3.50 1.50 3.20 1.50
3.60 1.20 3.00 1.20 2.70 1.20
3.20 1.00 2.60 1.00 2.30 1.00
2.80 0.80 2.40 0.80 2.00 0.80
2.30 0.60 1.90 0.60 1.60 0.60
2.00 0.50 1.70 0.50 1.35 0.50
1.70 0.40 1.35 0.40 1.10 0.40
1.30 0.30 1.10 0.30 0.80 0.30
0.90 0.20 0.70 0.20 0.55 0.20
0.70 0.15 0.50 0.15 0.20 0.15
1.2 PCB每层意义
1.顶层信号层(Top Layer)：
也称元件层，主要用来放置元器件，对于比层板和多层板可以用来布线。
2.中间信号层(Mid Layer)：
最多可有30层，在多层板中用于布信号线。
3.底层信号层(Bottom Layer)：
也称焊接层，主要用于布线及焊接，有时也可放置元器件。
4.顶部丝印层(Top Overlayer)：
用于标注元器件的投影轮廓、元器件的标号、标称值或型号及各种注释字符。
5.底部丝印层(Bottom Overlayer)：
与顶部丝印层作用相同，如果各种标注在顶部丝印层都含有，那么在底部丝印层就不需要了。
6.内部电源层(Internal Plane)：
通常称为内电层，包括供电电源层、参考电源层和地平面信号层。内部电源层为负片形式输出。
7.机械数据层(Mechanical Layer)：
定义设计中电路板机械数据的图层。电路板的机械板形定义通过某个机械层设计实现。
8.阻焊层(Solder Mask-焊接面)：
有顶部阻焊层(Top solder Mask)和底部阻焊层(Bootom Solder mask)两层，是protel PCB对应于电路板文件中的焊盘和过孔数据自动生成的板层，主要用于铺设阻焊漆。
9.锡膏层(Past Mask-面焊面)：
有顶部锡膏层(Top Past Mask)和底部锡膏层(Bottom Past mask)两层，它是过焊炉时用来对应SMD元件焊点的，
也是负片形式输出．板层上显示的焊盘和过孔部分代表电路板上不铺锡膏的区域，也就是不可以进行焊接的部分。
10.禁止布线层(Keep On Layer)：
定义信号线可以被放置的布线区域，放置信号线进入位定义的功能范围。
11.多层(Multi Layer)：
通常与过孔或通孔焊盘设计组合出现，用于描述空洞的层特性。
12.钻孔数据层（Drill）：
solder表示是否阻焊，就是PCB板上是否露铜。
paste是开钢网用的，是否开钢网孔。所以画板子时两层都要画，
solder是为了PCB板上没有绿油覆盖(露铜)，
paste上是为了钢网开孔，可以刷上锡膏。
1.3 VCC,VDD,VSS,VEE区别 VCC：C=circuit 表示电路的意思, 即接入电路的电压；
VDD：D=device 表示器件的意思, 即器件内部的工作电压；
VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压；
VEE：负电压供电；
VPP：编程/擦除电压；
实心覆铜优点：具备了加大电流和屏蔽双重作用
缺 点：如果过波峰焊时，板子就可能会翘起来，甚至会起泡。 解 决 办 法：一般也会开几个槽,缓解铜箔起泡
网格覆铜优点：从散热的角度说，网格有好处（它降低了铜的受热面）又起到了一定的电磁屏蔽的作用。
缺 点：单纯的网格敷铜主要还是屏蔽作用,加大电流的作用被降低了。网格是使由交错方向的走线组成的，我们知道对于电路来说，走线的宽度对于电路板的工作频率是有其相应的“电长度“的（实际尺寸除以工作频率对应的数字频率可得，具体可见相关书籍），当工作频率不是很高的时候，或许网格线的作用不是很明显，一旦电长度和工作频率匹配时，就非常糟糕了，你会发现电路根本就不能正常工作，到处都在发射干扰系统工作的信号。
建 议：因此高频电路对抗干扰要求高的多用网格，低频电路有大电流的电路等常用完整的铺铜。
———————————————————经验区——————————————————————————
2.1 AD 单独设置覆铜间距
方法一、
design->rule->elecrtical->clearance中新建一个针对覆铜的规则clearance_poly，在First Object Maches选项中Advanced （Query），点Query Builder按键，选Add First Condition，选Object Kind Is，在Condition Value中选择PolyRegion，再点OK键。
至此，这条规则就已经设定。但往往在应用中发现该规则并没有起作用，所以，要设置这个安全间距规则和其他安全间距规则的优先级，将覆铜的规则设为1，即可。
方法二、
design->rule->elecrtical->clearance中新建一个针对覆铜的规则clearance_poly，在First Object Maches选项中Advanced （Query），点Query Builder按键，选Add First Condition，选Object Kind Is，在Condition Value中选择Poly，再点OK键。 此时，需要将（IsPolygon）改为（InPolygon），DXP 的bug。
2.2 could not creat integrated library
在编译集成库的时候会遇到“could not creat integrated library”这种情况，
<ignore_js_op>
解决方法：把已安装库里的集成库删掉，然后重新编译（我也不知道为啥，反正就好了~~）
2.3 AD 设置 大光标
<ignore_js_op>
2.4 原理图库引脚上面一横（非）
\O\N\ 就像这样加斜杠就是了
<ignore_js_op>
2.5 原理图生成PDF 标注中文汉字丢失
字体改为宋体
2.6 STM32 单片机无法下载程序
这个原因有很多，若果能检测到JLINK就看看复位电路
**JLink Warning: S_RESET_ST not cleared
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
* JLink Info: Core did not halt after reset, trying to disable WDT.
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
**JLink Warning: S_RESET_ST not cleared
* JLink Info: Found SWD-DP with ID 0x2BA01477
如果下载出现以上信息就是CPU一直处于复位状态，检测复位电路，reset引脚应该为3.3V；
2.7 特定网络取消 remove loops
参考这个，我就不多讲啦
http://jingyan.baidu.com/article/e8cdb32b3d3ff037052badf3.html
2.8 保存于导入软件配置（preference）
这个功能好，省的我在重装软件时又要重新配置一下
<ignore_js_op>
在preference设置界面最下方有四个键，分别是“set to defaults 默认设置”"save 保存配置文件" “load 导入配置文件” “import from 从其他软件导入配置”
2.9 altium 09遇到paraller port driver is not supported in 64
系统重装了，原先32位，装了64位系统，打开altium 09时遇到提示paraller port driver is not supported in 64-bit windows;
解决方法如下：打开菜单栏的DXP->Preference->FPGA->DevicesView->把Options中所有打勾的都去掉---点击ok.重新打开DXP就好了。
2.10 从原理图生成PCB时提示Cannot match pads with new footprint
删除PCB中旧封装，重新导入
2.11 过孔覆铜 十字连接
DXP 过孔覆铜不能完全覆盖，边缘呈十字状，若想将过孔完全覆盖，在规则里面修改，如图 将关联类型直接改为Direct Connect
<ignore_js_op>
2.12 Unknown Pin
只需要删除现在PCB板子上所有的net就行了
解决方法：design—netlist—edit nets—选中网络—delet 然后就OK了！
2.13 Failed to add class member：xxx
<ignore_js_op>
<ignore_js_op>
<ignore_js_op>
删掉以后，就只剩下一个All的Component Classes了，然后再重新导入就会发现，问题完美解决。（参考（生如夏花）博客）
2.14 AD原理图 元件静态标注
在标注原理图是，若增加新的元件，在给新元件标注时选择“静态标注”，即标注未被标注的元件，之前的已标注的不改变，若选择“标注所有器件”则会把所有标号全部打乱。
2.15 过孔大小
过孔内径不小于3mm，否则不利于制版打孔，过小会导致不良率增加。
