2014年4月18日
基于BASYS2的VHDL程序——数字钟（最终版）
摘要： 转载请注明原地址：http://www.cnblogs.com/connorzx/p/3674178.html调时电路正常工作。一切正常。发现做FPGA还是得从数电的思路思考，设置一个预置使能端，预置数一直都可以设置。代码 1 library IEEE; 2 use IEEE.STD_LOGIC... 阅读全文
posted @ 2014-04-18 22:21 connorzx 阅读(1197) 评论(0) 推荐(0) 编辑