摘要：
cache一致性与DMA 第一个问题 对于进行DMA操作的设备, 并不是所有系统都保持它们的cache一致性。在这种情况下, 准备进行DMA的设备可能从RAM得到陈旧的数据, 因为脏的cache行可能还驻留在各个CPU的cache中, 而尚未写回到RAM。 解决方法：内核的相应部分必须将cache中 阅读全文
摘要：
现代CPU使用了很多技术来降低对内存存取数据的延时，因为CPU执行的速度实在是太快了，在从内存存取数据的约120ns中，可以执行数百条指令。 其中多级的缓存架构就是为了减少这种延时，来提高CPU的利用率。 在SMP系统使消息传递协议来保证缓存的一致性。但是CPU运行实在是太快了，人类总是很贪婪，想尽 阅读全文
摘要：
Cache 写机制分为：Write-through和Write-back Write-through(直写模式) 定义：在数据更新时，同时写入缓存Cache和后端存储（主存）； 优点：操作简单； 缺点：因为数据修改需要同时写入存储，数据写入速度较慢。 对于写缺失使用no write allocate 阅读全文