AdriftCore

摘要： Error-[XMRE] Cross-module reference resolution error /opt/xilinx/Vivado/2019.2/data/verilog/src/unisims/OSERDESE2.v, 134 Error found while trying to r 阅读全文

摘要： 1简介 反射二进制码反射二进制码（RBC），也称为反射二进制（RB）或格雷码（Gray code），得名于Frank Gray，是二进制数制的一种排列方式，使得连续两个值之间仅有一个比特（二进制位）不同。格雷码在数字电路中的应用有助于减少误差、提高系统的可靠性，并简化逻辑操作，因此被广泛应用于各种数 阅读全文

摘要： module textinsert #( parameter DW = 32, parameter NAME = "test.txt" ) ( input logic clk , input logic en , input logic stop , input logic [DW-1:0] dat 阅读全文

摘要： set bitfile "/root/x.bit" open_hw_manager connect_hw_server -url localhost:3121 open_hw_target [lindex [get_hw_targets] 0] current_hw_device [lindex [ 阅读全文

摘要： Options Description +all Dump all signals including memory, MDA, packed array, structure, union, power-related, and packed structure +mda Dump all mem 阅读全文

摘要： { // Place your snippets for verilog here. Each snippet is defined under a snippet name and has a prefix, body and // description. The prefix is what 阅读全文

摘要： sudo apt-get install virtualbox-guest-x11 sudo VBoxClient --clipboard 阅读全文

摘要： ./tb_test.sh verdi -f filelist.f -ssf *.fsdb & 阅读全文

摘要： # 一、OSI七层模型 MAC属于七层模型中的数据链路层（DATA LINK）  # 二、MAC层 包格式 ![] 阅读全文

摘要： APP和AXI的吞吐率一致 APP在时序上比AXI简洁 在多主机时，AXI的稳定性、效率性比APP高，AXI有自己的一套仲裁逻辑，而APP没有多主机仲裁逻辑，需要自己写且自己写的仲裁逻辑可能会出现时序问题，而AXI的仲裁及握手逻辑是经过验证的所以稳定性比APP高 如果单对单通信，可以使用APP 如果 阅读全文