会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
AdriftCore
博客园
首页
新随笔
联系
订阅
管理
2022年11月17日
FPGA ——防止信号被优化(转载)
摘要: 转载:https://blog.csdn.net/weixin_46062412/article/details/125299437 Quartus 对这种情况的处理是增加约束,共有2种情况: a, 需要保留的信号类型是 wire 在定义的时候在后面增加/* synthesis keep */。 例
阅读全文
posted @ 2022-11-17 11:09 AdriftCore
阅读(1176)
评论(0)
推荐(0)
编辑
公告