05 2022 档案

VERILOG——FPGA仿真时的文件读写交互
摘要：一、文件读取 加载二进制文件 $readmemb("fname", mem, start_addr, finish_addr) fname 为数据文件名字,mem 为数组型/存储器型变量,start_addr、finish_addr 分别为起始地址和终止地址,start_addr、finish_ad 阅读全文
posted @ 2022-05-28 20:07 AdriftCoreFpga 阅读(1710) 评论(0) 推荐(0) 编辑
MATLAB——数据输出格式
摘要：fileID One of the following: An integer file identifier obtained from fopen. 1 for standard output (the screen). 2 for standard error. Default: 1 (the 阅读全文
posted @ 2022-05-27 00:30 AdriftCoreFpga 阅读(336) 评论(0) 推荐(0) 编辑
MOS和Bipolar随笔记录
摘要：Bipolar：三极管 MOS：MOS管 从性质上来说：三极管用电流控制，MOS管属于电压控制。 从本钱上来说：三极管低价，MOS管贵。 关于功耗问题：三极管损耗大。 阅读全文
posted @ 2022-05-21 00:49 AdriftCoreFpga 阅读(99) 评论(0) 推荐(0) 编辑
FPGA——INPUT DELAY
摘要：{ signal:[ {name:"Clock Pad",wave:"01..0..1..0..",node:'.a'}, {name:"Data1",wave:"0.1..0..1..0..",node:'..b'}, {name:"Data2",wave:"0..3....4....5",nod 阅读全文
posted @ 2022-05-14 11:42 AdriftCoreFpga 阅读(57) 评论(0) 推荐(1) 编辑

点击右上角即可分享
微信分享提示