2021年2月6日
FPGA——SPI从机通信实现与仿真
摘要： 一、设计思路 发送数据计数器 接收数据计数器 从机的时钟SCK是由主机支持的，所以不是一个时钟域，接收时钟SCK需要防止亚稳态接两级触发器 因为边沿检测接两级触发器延后一拍，所以接收的数据要再接一级触发器，与接收数据的边沿对齐 二、参数化设计 从机代码参数说明 DATA_W:为接收、发送数据的个数 阅读全文
posted @ 2021-02-06 19:40 AdriftCore 阅读(3243) 评论(2) 推荐(2) 编辑